G06F 11/26 — функциональное тестирование

Номер патента: 1635187

Опубликовано: 15.03.1991

Автор: Гремальский

МПК: G06F 11/26

Метки: тестов, формирователь

...выхода 10генератора 1 це является кодом команды (код С, лддбо Сцл временддой диаграмме Фиг, 4),При этом ца всех Выходлх дешифратора 3 устанавливается значение 15"0", Содержимое регистра 5 сдвига висходном состоянии бддло нулевым, поэтому после импульса сдвига с выхода2.1 содержимос регистрл также Остается нулевым. При этом дда Выходе элемента ИЛИ 7 устанавливается значение"0", ца выходе элемецтл НГ 10 - зцлчецие "1", ца Выходе элемента или 6значение "0", Импульс с Вьдхода 2.2блока 2 через элемент И 9 поступаетна управляющий Вход "Прием регистра5 сдвига, одддакс содержимое регистра5 остается нулевым, так клк все выходы дешифраторл 3 устацовлецы в "0",Поскольку цл выходе элемента ИЛИ 6 30установлено значение "О", цл Вьдходеэлемента И 8...

Номер патента: 1640695

Опубликовано: 07.04.1991

Автор: Щеголев

МПК: G06F 11/26

Метки: анализатор, логических, сигналов

...чего на выходе 18 ффф появляется сигнал ошибки. При затягивании переходного процесса перекпюче-ния контролируемого объекта в результате сложения по модулю два сигналав Ффффф с выходов Э-триггеров 6 (9) и 12 (14) сигналы ошибки выделяются элементомИСКЛЮЧАКХЦЕЕ ИЛИ 4 (5). 4Таким образом, предложенное устройство фиксирует искажения контроли Й руемой последовательности в момент времени между задержанным импульсом Л с выхода элемента 2 задержки и поспедующим синхроимпульсом на входе 17, сопровождакюцнм анализируемую последовательность.1640695 Составитель М,Иванов техред Л,Олийнык Редактор Л.Волка орректор Т.М аж 415ета по изобретениям иа, Ж, Раушская наб Заказ 1265ВНИИПИ Госуд ноетиям при ГКНТ СС /5 ственного 113035,омиМоск...

Номер патента: 1649549

Опубликовано: 15.05.1991

Автор: Бадулин

МПК: G06F 11/26

Метки: блок, выходной, генератора, тестов

...иэ трех условий.Согласно первому условию электрическое сопротивление блока 2 должно быть меньше частного от деления минимального значения помехоустойчивости микросхем ТТЛ на максимальное значение входного тока этих микросхем. Наихудшее значение помехоустойчивос" ти для микросхем ТТЛ равно 0,3 В, а максимальный входной ток (ток ",0") равен 2 мА. Следовательно сопротивление блока должно быть менее15ОЗВь =- = 150 Ом.210 АСогласно второму условию сопротивление блока 2 должно быть больше частного от деления максимально возможной разности потенциалов. между выводами источника входного воздействия и внешними выводами цифровых объектов (возникающей при конфликте сигналов, которую принимают равной 25 напряжению питания цифрового объекта 5 В), на...

Номер патента: 1649550

Опубликовано: 15.05.1991

Авторы: Лобков, Стефанов

МПК: G06F 11/26

Метки: блоков, логических

...комбинации входных сигналов, которые одновременно поступают на входы элемента 3. Сигналы с выходов группы контролируемых логических блоков5 поступают на входы элементов 6 и элементов 7. Причем на входы первых элементов 6 и элементов 7 поступают сигналы с первых входов контролируемых логических блоков 5 группы, на входы вторых элементов 6 иэлементов 7 поступают сигналы со вторыхвыходов контролируемых блоков 5 группы и т.д С выходов первых элементов 6 и элементов 7 сигналы поступают на входы первого .сумматора 8, с выходов вторыхэлементов 6 и элементов 7 сигналы поступает на входы второго сумматора 8 и т.д,При обнаружении неисправности одного или нескольких контролируемых логических блоков 5 группы на каком-либо тактеконтроля на...

Номер патента: 1656540

Опубликовано: 15.06.1991

Авторы: Казанцев, Мансуров, Синтюрев

МПК: G06F 11/26

Метки: блоков, тестирования, цифровых

...11 памяти и на управляющий вход схемы 12 сравнения, Число, содержащееся в регистре 2 5 10 15 20 25 30 35 сдвига, сравнивается с эталонной сигнатурой исправного контролируемого блока 3, находящейся в нулевой ячейке блока 11 памяти,При совпадении укаэанных чисел на выходе сравнения блока 12 формируется сигнал, который поступает на управляющий вход ключевой схемы 15, содержимое счетчика 10 поступает на блок 16 индикации. Появление на индикации нулевой информации говорит об исправности контролируемого блока 3.При несовпадении чисел сигнал несравнения с выхода схемы 12 сравнения поступает на суммирующий вход счетчика 10, увеличивая его содержимое на единицу, Одновременно этот сигнал с.некоторой задержкой поступает на вход считывания блока...

Номер патента: 1658156

Опубликовано: 23.06.1991

Автор: Барашенков

МПК: G06F 11/26

Метки: тестов, формирователь

...сводится к исключению соогветствующего перехода кода адреса на адресном входе памяти б запретом записи в регистр 3 кодовой комбинации с выхода коммутатора 2 при известном коде (состоянии) регистра 3,Принадлежность перехода тестовых наборов к классу запрещенных или разрешенных определяется памятью 5, которая хранит таблицу запрещенных переходов в виде нулей и единицу по адресам, обраэо1658156 Формула изобретения Формирователь тестов, содержащий генератор псевдослучайных чисел, буферный Составитель А,СиротскаяРедактор В.Бугренкова Техред М,Моргентал Корректор М,Шароши Заказ 1713 Тираж 418 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035. Москва, Ж, Раушская наб 4/5...

Номер патента: 1658157

Опубликовано: 23.06.1991

Автор: Макеев

МПК: G06F 11/26, G06F 13/00

Метки: абонентов, вычислительной, диагностики, сети

...в клавиатуре 28, Блок 2 через блок 8, шину 13 адреса, шину 12 данных и шину 14 управления имеет возможность осуществлять обмен данными и управляющими словами с блоками 3-5.В интерактивном режиме настройки оператор устройства, используя блок 1 задания режима и индикации, записывает во внутреннюю память блока 2 информацию онеобходимых режимах работы блоков 5, 3 и4, а также команды, определяющие алгоритм работы устройства в различных режимах проверки абонентов вычислительнойсети, После этого осуществляется запуск устройства в одном из следующих режимов.Устройство работает в следующих режимах (фиг. 6): режим автономной моноканальной проверки; режим автономноймногоканальной проверки; режим прослушивания рабочей конфигурации; режимтрансляции и...

Номер патента: 1661768

Опубликовано: 07.07.1991

Авторы: Прилежаев, Смирнов, Соломин

МПК: G06F 11/26

Метки: блоков, цифровых

...запишутся в регистр 42 и через элемент 44, двунаправленный приемопередатчик 45 на контролируемый блок бу-, дет выдано значение Н/Ь канала. Команда Тестовая инструкция с передачей воздействия на контролируемыйблок и со сравнением" имеет несколько микрокомандных последовательностей. Микрокоманды У(29), У(20) работают аналогично описанному. По микрокоманде У(7), поступающей на синхровход триггера 13 блока 3, триггер 13 переключается и адрес следующей микрокомандной последовательности будет определяться микрокомандами У(8)-У(14) и выходом мультиплексора 4 до тех пор,пока в ТЗ/5 по У(7) триггер 13 снова не переключится. В ТЗ/1 после выдачи тестового воздействия на цифровой блок по микрокоманде У(30), которая поступает на вход "Установка в 1"...

Номер патента: 1661769

Опубликовано: 07.07.1991

Авторы: Андроник, Гремальский

МПК: G06F 11/26

Метки: тестов, формирователь

...13 псевдослучайной последовательности вырабатывает очередное псевдослучайное чис. - ло, которое поступает на первую группу адресных входов (вход А 1) блока 14 памяти, в регистр 12,1 записывается инФормация, поступающая с выхода регистра 15, т.е. код Г, а в регистры 12,2 - 12.г - инФормация с выходов 6регистров 1 - 2.г-. 1 соответственно.Содержимое регистров 12.1-12.г образует новый адрес строки, который поступает на группу адресных входов (вход А ) блока 14 памяти. Изменение адреса запускает процесс чтения из блока 14 памяти. На выходе блока 14 памяти появляется номер И очередного состояния Бцепи Маркова, который поступает на инФормационные входы ре-, гистра 15.В состоянии а управляющего автома 3та, в зависимости от значения сигнала...

Номер патента: 1661770

Опубликовано: 07.07.1991

Авторы: Лебедь, Особов

МПК: G06F 11/26

Метки: генератор, тестов

...1 памяти тестов производится ф, в соответствии с изменением состояния счетчика 2 адреса, переключение которого происходит по заднему фронту сигнала, поступающего по входу 9 синхронизации.При установке в исходноние счетчикаадреса на гдОв блока 1 памяти формируется код вектора коммутации (содержимое ячей кн с нулевым адресом). При этом на выходе блока 1 памяти формируется ло 5 гнческая единица, что препятствует проходу сигналов через элемент И 3.По переднему фронту первого синхросигнала" с входа 9 открывается элеь 1 ент И 4. По сигналу с выхода элемен О та И 4 код вектора коммутации записывается в коммутатор 7, По заднему фронту этого же синхросигнала на выхоДе блока 1 памяти формируется код первого слова теста. По переднему фронту второго...

Номер патента: 1672457

Опубликовано: 23.08.1991

Авторы: Календарев, Липецкая, Матвеев, Пузанков

МПК: G06F 11/26

Метки: вычислительной, системы, узел

...ла в качестве схемы сравнения в составе внешних средств тестового диагностирования (при необходймости сравнения в каждом такте контролируемого и эталонного сигналов), В ждущем режиме работы узла контролируется появление определенной комбинации сигналов Х и Х на входах 10 и 12 на заданный промежуток времени. Подобные ситуации возникают при организации асинхронной связи между вычислительными устройствами по принципу "управляющий - управляемый ("активный - пассивный"). Таким образом при работе в ждущем режиме узел предназначен для использования в составе встроенных средств контроля вычислительных систем с асинхронным принципом связи между вычислительными устройствами.1П р и м е р. Пусть активным уров= нем управляющего (Х,) и ответного (Х...

Номер патента: 1674132

Опубликовано: 30.08.1991

Авторы: Казак, Ройлян

МПК: G06F 11/26

Метки: блоков, логических

...4.14 лп. После окончания импульса сброса на инверсном выходе формирователя 15 появляется низкий потенциал, поступающий на входы разрешения блоков 4.1.4.п), которые начинают передавать выходные наборы, фОрмируемые генераторОМ 3., на входы контролируемого блока 5 и на входы й Однотипных 6,16.М узлов, Образующих эталонный блок. Злементы 7 Л 7.п) блока 7 сравнения сравниваот сигн.Лы на выходах блока 5 и узла 6,К и в случае несовпадения реакций выдают с гнал через элемент 9.1 и коммутатор 10,1 на триггер 11,1, на прямом выходе которого устанавливается высокий потенциал, сас;взтствуюций свечению индикатора 11., а на инверсном выходе триггера 1"1 устанавливается низкий потенциалкоторый подается на первый вход элемента 2, запрещая поступление...

Номер патента: 1674133

Опубликовано: 30.08.1991

Авторы: Семин, Спирин, Ямутов

МПК: G06F 11/26

Метки: имитации, неисправностей

...системы 1,В случае имитации короткого замыкания между какими-либо каналами в соответствующих двух разрядах позициОннОГОкода на входе 12 должны присутствовать 15единицы. Чогда навыходы коммутатора 6поступают сиГналы соответству 1 ощих дВухканалов, а два соответствующих канала 5коммутатора 4 переключаются с этих шинна выход элемента ИЛИ 13, 20 Имитация короткого замыкания междудвумя шинами производится следующимобразом.Позиционный код, сформированный на 25входе 12, поступает на коммутаторы 4, 8 и Вшифратор 3.На выходе шифратора 3 формируетсякод с единицей в самом старшем разряде,которая определяет одну из двух замыкаемых шин, Это приводит к псдаче на первыйВход элемента И 18 логической величины.Номер другой шины выделяется...

Номер патента: 1675890

Опубликовано: 07.09.1991

Авторы: Дворников, Ткаченко, Ульянов

МПК: G06F 1/04, G06F 11/26

Метки: последовательностей, тестовых, формирования

...информа-.ционных входов начальный адрес А, который устанавливается на группе выходов счетчика 2. Формирование последовательности цифровых сигналов осуществляется в соответствии с временной диаграммой (фиг.5), где для большей наглядности не показаны временные задержки при формировании и распространении сигналов, и начинается с установки на входе 16 разрешения работы логической единицы (в момент времени 0 на диаграмме). При этом на выходах 11 группы 8 элементов сложения по модулю два устанавливаются уровни логического нуля, которые, поступая на входы СЯ блоков б памяти, разрешают считывание информации со всех блоков б памяти, Формирование выбранной последовательности цифровых сигналов осуществляется в результате поочередного считывания...

Номер патента: 1677708

Опубликовано: 15.09.1991

Авторы: Михайлов, Пысин, Разумов

МПК: G06F 11/26

Метки: микроэвм, отладки

...инверсном выходе ноль), в результате через элемент И-НЕ 62 на счетчик 65 поступают синхроимпульсы с входа 12 устройства,В режиме счета времени входная опорная частота 4 МГц пересчитывается в счетчике 60 в частоту 1 МГц и через элемент И-НЕ 61 (триггер 63 находится в нулевом состоянии) поступает на счетчик 65, который считает время в микросекундах, Моменты начала и конца счета в обоих режимах определяются сигналами с блока 4 выдачи сигналов сброса, с блока 3 останова. Выбранный режим отображается светодиодом 66,Код информации по прерываниям может быть записан в блок 9 задания запросов прерываний (фиг,9) с наборного поля блока 1 задания режимов или занесен программно с шины данных по команде с блока 2 управления режимами отладки, Выдача...

Номер патента: 1679487

Опубликовано: 23.09.1991

Авторы: Бабенко, Канцлер, Никитин, Фролов

МПК: G06F 11/26

Метки: блоков, цифровых

...в выходных наборах сбои будут зафиксированы в соответствующих ячейках памяти регистра 4. В качестве регистра 4 может быть применен синхронный регистр на двухступенчатых О-триггерах илиК-триггерах (МЯ-структура) с динамическим управлением записи-считывания.Таким образом, регистр 4 выполняет функции оперативной памяти, в которой иэменение состояния по каждому разряду контролируемого блока 3 фиксируется в соответствующей ячейке первой ступени регистра 4. Поэтому перезапись зафиксированной. информации во вторую ступень регистра 4 происходит по фронту импульсов в моменты времени 12, В моменты времени 1 з происходит считывание информации второй ступени регистра 4 и запись ее в синхронный фиксатор, представляющий регистр 11 на...

Номер патента: 1679488

Опубликовано: 23.09.1991

Авторы: Вертлиб, Жожикашвили, Макеев, Фархадов

МПК: G06F 11/26

Метки: абонентов, вычислительной, диагностики, сети

...устройства, используя блок 1, записывает во внутреннюю память блока 2информацию о необходимых режимах работы блоков 5, 3 и 4, а также команды, определяющие алгоритм работы устройства вразличных режимах проверки абонентоввычислительной сети,Программа ручной настройки может одновременно сканировать клавиатуру 48 ипереходить на прием с того канала, которыйраньше начнет выдавать команды,Процедуры работы с оперативной памятью блока 15 осуществляются следующим образом,Блок 15 оперативной памяти работает водном из двух режимов. В первом режимеон используется для хранения данных, накапливаемых в процессе проверки (режим"память данных"), во втором - для храненияпрограмм работы блока 2 (режим "памятьпрограмм" ).Для задания режима...

Номер патента: 1679505

Опубликовано: 23.09.1991

Авторы: Власов, Заяц, Николаев, Терещенко, Шубинский

МПК: G06F 11/07, G06F 11/26

Метки: дискретных, правильности, устройств, функционирования

...5При определении длительности ь необходимо учитывать время выполнения заданной функции, тип устройства. Величина 1 Рвыбирается таким образом, чтобы за этовремя можно было выполнить сравнение, 10выявить отказавшее устройство и осуществить необходимую перекоммутацию,Определение отказавшего устройствапроизводится за два интервала работы устройства, На первом интервале путем сравнеиия выходных сигналов фиксируется факт. отказа одного из устройств, На втором интервале определяется номер отказавшегоустройства. При этом отказавшим являетсяустройство, в паре с которым повторно происходит несовпадение выходных сигналов,Пример осуществления способа,Резервная система состоит из 8 однотипных устройств с номерами от 1 до 8(14- номера основных...

Номер патента: 1683018

Опубликовано: 07.10.1991

Авторы: Валов, Фукс

МПК: G06F 11/26

Метки: информацией, обмена

...инвертируется,то указывается Д",Также при контроле устройства управ- .35ления по информационному параметру осуществляется проверка принадлежности кода предыдущего состояния, характеризующегося кодом управляющих сигналов, к группе состояния, которые могут предшествовать данному, вновь выработанному коду управляющих сигналов,Устройство работает следующим образом,В исходном состоянии кратковременным сигналом сброса с входа 17 устройства триггер 1 управления, триггер 2 блокировки и триггер 23 задержки устанавливаются в единичное состояние, счетчик 3 и регистры 12 - 14 и 27 - в нулевое.Элемент И 4 закрыт сигналом с инверсного выхода триггера 2 блокировки для прохождения через него синхроимпульсов с входа 15 устройства на счетный вход...

Номер патента: 1691842

Опубликовано: 15.11.1991

Авторы: Гузик, Итенберг, Криворучко, Секачев

МПК: G06F 11/26

Метки: тестового

...О) и регистра 78 (равно А) вызывает появление нулевого сигнала на выходе схемы 77 сравнения, который по переднему фронту следующего (А+1)-го тактового импульса записывается в О-триггер 80, завер 16918420 30 45 50 55 шив формирование на выходе триггера 80 импульса, по заднему фронту которого Т- триггер 81 перебрасывается в нулевое состояние,В результате на прямом выходе триггера 81 появляется нулевой потенциал, который прекращает блокировку выдачи информации с выходов регистров 151-15 П через элементы ИЛИ 161 - ИЛИ 16. Таким образом на входы элементов И 171- И 17 П с нулевых выходов разрядов регистров 151 - 15 п, определенных записью "0" в эти разряды как однонаправленные, поступают единичные сигналы, которые разрешают прохождение на...

Номер патента: 1693607

Опубликовано: 23.11.1991

Авторы: Ерастов, Ляхов, Улыбин

МПК: G06F 11/26

Метки: полноты, проверки, программ, тестирования

...а счетчик 10 - увеличенный на "1" адрес предыдущей команды, который формируется в предыдущем цикле работы распределителя 9 импульсов. Таким образом, на триггер 7 записывается "1", если выполняются команды с последовательными адресами,Сигнал с второго выхода распределителя 9 импульсов поступает на вход "-1" счетчика 10 и вычитает из его содержимого "1". Таким образом, на счетчике 10 формируется адрес предыдущей команды, который поступает с выхода счетчика 10 на адресные входы блоков 2 и 3 памяти.Сигнал с третьего выхода распределителя 9 импульсов поступает на первый вход элемента И 14. При выполнении условного перехода в ЭВМ вырабатывается в момент дешифрации кода команд условного перехода сигнал, поступающий на вход 19 признака...

Номер патента: 1695304

Опубликовано: 30.11.1991

Авторы: Латыпов, Нурутдинов, Столов

МПК: G06F 11/26

Метки: блоков, логических

...4 Ю 5, обеспечивая режим параллель июй загрузки регистра 5 с установочных входов10. Займ обеспечивается первая проверка со-ОтмэаЕНИя Хп+2 ЕХ 191 О(Х 2 Хп+1) = О ПОСЛЕснятю сигнала "Пуск" Поэтому начальное 35 значение (и+2)-го разряда регистра 5 подбирается таким образом, чтобы при исправной ПЛМ 1 выполнялось указанное соотношение. После снятия сигнала "Пуск" триггер 6 (синхронно с тактовым сигналом) переходит 40 в нулевое состояние, открывая элемент И 7. Единичный сигнал с выхода элемента И 7 подается на Ч-вход регистра 5, обеспечивая режим сдвига регистра 5 в сторону разрядов с большимв еемерами. Регистр 5, ПЛМ 45 1, сумматор 2 еВюодулю два вместе с обратными связями ебразуют автономный генератор, При функционировании генератора в...

Номер патента: 1695309

Опубликовано: 30.11.1991

Авторы: Бельц, Шамаева

МПК: G06F 11/26, G06F 13/00

Метки: блоков, цифровых

...Тактовые импульсы с выхода элемента ИЛИ 18 поступают также в суммирующий счетчик 14, который начинает считать, и при достижении кода, равного длительности цикла обмена, блок 13 поразрядного сравнения выдается в ВЗ-триггер 15 импульс на й-вход,. При этом ВЯ-триггер 15 формирует сигнал, запрещающий выдачу рабочей частоты тактовых импульсов, и сигнал прерывания, сообщающий блоку 9 задания тестов и анализа реакции об окончании цикла обмена и устанавливающий счетчик 4 в нулевое положение.Процесс обмена с объектом 3 контроля осуществляется следующим образом.Счетчик 4 через группу 8 элементов ИЛИ выдает код, соответствующий номеру тактового импульса в серии импульсов ра.бочей частоты программы контроля и соответствующий адресу, по которому...

Номер патента: 1695310

Опубликовано: 30.11.1991

Авторы: Шацкий, Шуть

МПК: G06F 11/26

Метки: узлов, цифровых

...настройки каждое устройство 10 преобразователя кодов, в зависимости от его прошивки и комбинации разрядов наадресных входах, однозначна распределяет К сигналов с выхода узла 5, поданных на К-адресные входы па К выходам, и так как общее количество ПЗУ а, та происходит распределение К щ выходных сигналов узла.После настройки коммутатора 4 и преобразователя 6 под взаимодействием импульсов тактового генератора 1 счетчик 2 и подключенный к группе его выходов через коммутатор 4 дешифратор 3 формирует тестовую последовательность, которая с другой группы выходов счетчика и выходов дешифратара 3 поступает на узел 5 через коммутатор 4, Выходные и сигналов узла 5, являющиеся его реакциями на тестовую последовательность, через коммутатор 4...

Номер патента: 1702376

Опубликовано: 30.12.1991

Авторы: Друнин, Зорин, Кузьмин, Нахимовская, Розенберг, Спектор

МПК: G06F 11/26

Метки: данных, передачи, самотестированием

...10 при ния, Контрольные сигналы получаются изсутствуют сигналы с его второго входа, свя- общего набора рабочих воздействий путемэанного с разрядами выходов счетчика 7 формирования записи в память только натактовых импульсов. При этом обеспечива- комбинациях с выхода преобразователя 5,ется перебор всего набора входных сигна- содержащих одну единицу в кодовом наболов для преобразователя 5 кода и 10 ре, Их совокупность при полном переборесоответственно его тестирование с по- комбинаций, содержащихся в преобразовамощью блока 4 сравнения. На вторыевхо- теле кода 5 обеспечивает требуемый наборды сумматора 8 поступают с, выхода тестовых сигналов. Таким образом,дешифпреобразователя 5 кода в контрольном ре- ратор 17 импульсов записи подает...

Номер патента: 1709318

Опубликовано: 30.01.1992

Авторы: Жданов, Макаров

МПК: G06F 11/26

Метки: блоков, цифровых

...нуля в третье сос-ояние(для ТТЛ тз(7) = 25 нс).Таким образом, для ТТЛ Ь,п, = 109 нс.Функционирование устройства основано на том, что при наличии короткого замыкания между М (М2) цепями в образованном тракте:- присутствуют М источником логических сигналов в каждый момент работы контролируемого цифрового блока;- высокий логический уровень (лог."1") присутствует только тогда, когда все М источников логического сигнала установлены в единицу, В остальных случаях присутствует либо низкий логический уровень(лог,"0"), либо третье состояние ("Е - состояние").Появление двух и более источников логического сигнала в цепи можно обнаружить следующим образом.В момент появления в контролируемой цепи лог,"1", например, при первом появлении...

Номер патента: 1711166

Опубликовано: 07.02.1992

Авторы: Бек, Моченков, Соколов, Тимонькин, Ткаченко, Харченко, Чернышов

МПК: G06F 11/00, G06F 11/26

Метки: анализа, вычислительных, производительности, систем

...36 выходов блока 6 задания режима (элемент И 21 открыт) и по второму нулевому управляющему входу, так как на нем стоит" нулевой потенциал с выхода обнуленного счетчика 14 числа формул-условий, По первому тактовому импульсу на группе выходов счетчика 12 исходного адреса формируется код адреса, по которому из блока 1 памяти считывается код первой команды исходной программы, Данный код по второму тактовому импульсу переписывается в регистр 7. Код операции, поступающий с группы 37 выходов регистра 7, является кодом адреса для блока 4 памяти, по которому из последнего считываются соответствующие коду операции исходной программы код числа формул-условий гоуп 5 10 15 20 25 30 35 40 пы 34 выходов блока и код базового адреса первой...

Номер патента: 1714609

Опубликовано: 23.02.1992

Авторы: Август, Гноевая, Зыков

МПК: G06F 11/26, G11C 29/00

Метки: блока, оперативной, памяти, теста, формирования

...параллельным 40занесением информации в регистр 22, информация с регистра 27 заносится в регистр22, Содержимое регистра 22 и информацияс выхода коммутатора 8 складываются всумматоре 23, и по спаду сигнала обращения, поступающего на вход управления параллельным занесением информации,сумма заносится в регистр 27. Если не возникает сигнала переноса при сложении всумматоре 23, то по спаду сигнала обращения на инверсном выходе триггера 29 устанавливается сигнал "1". Этот сигналпоступает на второй вход элемента И 30, напервый вход которого подается сигнал свхода управления суммированием блока 7 55суммированию, При этом на выходе переноса блока 7 суммирования устанавливаетсясигнал "1",Если при сложении в сумматоре 23 возникает сигнал...

Номер патента: 1714610

Опубликовано: 23.02.1992

Авторы: Емельянов, Михейкина

МПК: G06F 11/26

Метки: блоков, дефектов, дискретных, поиска

...триггеров 17 и 18 нулевое. При поступлении положительного перепада(из "О." в "1") с выхода коммутатора 3 триггером 17 фиксируется уровень логической единицы, который переключается элементом И 19 при условии наличия сигналов выбора положительного перепада, выбора блока 15 и сигнала синхронизации от блока 6 управления на первый вход элемента ИЛИ 21; При поступлении отрицательного пере 10 15 элемент 23, выбора блока 15 от генератора 1 тестов и сигнала синхронизации от блока 6 управления на второй входэлемента ИЛИ 21,Генератор 1 тестов работает следующим образом,Перед началом работы счетчики 27 и 28 устанавливаются в нулевые состояния сигналом, поступающим на вход пуска генератора 1 тестов. В запоминающих устройствах 24-26 которые могут быть...

Номер патента: 1714630

Опубликовано: 23.02.1992

Автор: Сидоренко

МПК: G06F 11/26

Метки: воздействий, тестовых, формирования

...второй входсумматора 7 по модулю два, обеспечиваяего работу в режиме повторителя логического сйгнала, поступающего с выхода триггера 1 через его вход 2 на выход 8устройства.При поступлении команды "01" на входы 2 и 3 устройства с приходом синхросигнала на синхровход 4 устройстваосуществляется запись логического нуля втриггер 1 независимо от его текущего состояния, Значение логического нуля с выходатриггера поступает на выход устройства через сумматор 7 по модулю два, который и вэтом случае работает в режиме повторениявыходного сигнала триггера 1.При поступлении команды "11" на входы 2 и 3 устройства с приходом синхросигнала на синхровход 4 устройстваосуществляются инверсия текущего состояния триггера 1 и.передача его на выход...