Устройство для контроля цифровых узлов

)5 606 Е 11 2 ПИСАНИЕ ИЗОБРЕТЕ СУДАРСТ 8 ЕННЫИ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТ И ГКНТ СССР СКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССРВ 706849, кл, 6 06 Е 15/46, 1970.Авторское свидетельство СССРВ 1182525, кл. 6 06 Р 11/26, 1983.(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФ.РОВЫХ УЗЛОВ(57) Изобретение относится к автоматике ивычислительной технике и может быть использовано для проверки исправности многовыходных цифровых узлов, Целью изобретения является повышение достоверности контроля, Устройство содержит тактовый генератор 1, счетчик 2, дешифратор 3, коммутатор 4, преобразователь 6 формата кодов, в-входовых сумматоров 7.1 - 7,К по модулю два и сигнатурный анализатор 8. С помощью преобразователя формата кодов осуществляется распределение выходов контролируемого цифрового узла по К сумматорам по модулю два таким образом, чтобы взаимно инверсные выходы были подключены кразным сумматорам, 2 ил.Изобретение относится к автоматике ивычислительной технике и может быть использовано для проверки исправности многовыходн ых цифровых узлов.Цель изобретения - повышение достоверности контроля.На фиг.1 представлена функциональнаясхема предложенного устройства; на фиг.2 -функциональная схема преобразователяформата кодов,Устройство (фиг.1) содержит тактовыйгенератор 1, счетчик 2, дешифратор 3, ком,мутатор 4, контролируемый цифровой узел5, преобразователь 6 формата кодов,К пвходовых сумматоров 7 па модулю два исигнатурный анализатор 8.Преобразователь 6 форматов кодов(фиг.2) содержит щ 1-разрядный регистр 9 (щ -количество выходов в одной группе выходовпреобразователя; 1 - старшая часть адресазапоминающего устройства 10), щ уст,ройств 10, каждое из которых имеет (К+1)адресных входов (К - младшая часть адреса), К информационных выходов, а такжевходы управления считыванием, количествокоторых определяется конкретным типамустройства 10.Сущность изобретения заключается втам, что введение преобразователя 6 формата кодов позволяет путем его настройкипод каждый тип контролируемого узла осуществить распределение выходов контролируемого узла по входам К сумматоров 7 помодулю два таким образом, чтобы избежатькомпенсаций, ошибок при суммировании вкаждом из К сумматоров по модулю два, т.е.распределение осуществляется таким образом, чтобы выходы контролируемого узла свзаимно инверсными состояниями или с бо. лее сложными взаимозависимостями былиподаны на разные сумматоры.Устройство работает следующим образом.Непосредственно перед контролемцифрового узла 5 в зависимости от его типапроизводится коммутация коммутатора 4,заключающаяся в механическом или электрическом соединении, в зависимости отконкретного выполнения коммутатора 4,группы выходов счетчика 2 с входами дешифратора 3, другой группы выходов счетчика 2 и выходов дешифратора 3 с входамиузла 5, выхода старшего разряда счетчика 2с управляющим входом "Старт-стоп" сигнатурного анализатора 8 и соединении выходов узла 5 с входами преобразователя 6, т,е.соединении и выходов узла 5 (пКа) с Кадресными входами всех в запоминающихустройств 10 в произвольном порядке приусловии, что каждый из и выходов узлов 5 10 20 25 30 35 40 45 50 соединен только с одним адресным входом только одного из а устройств 10. Одновременно с коммутацией коммутатора 4 или непосредственно за ней производится настройка преобразователя 6, которая заключается в записи в регистр 9 настройки преобразователя 6 управляющего слова, разрядность которого п 1, где в - количества запоминающих устройств 10 преобразователя 6, а 1 - количество адресных входов каждого устройства 10, которыми осуществляется его настройка, Управляющее слово для каждого типа уйла 5 определяется один раз на стадии отработки методики его проверки в составе устройства контроля и может быть занесено в регистр 9 настройки с помощью поля механических переключателей, клавиатуры либо загружаются автоматически из запоминающего устройства при использовании устройства контроля в комплексе с микраЗВМ и т,п, аппаратурой, Таким образом, после подачи слова настройки каждое устройство 10 преобразователя кодов, в зависимости от его прошивки и комбинации разрядов наадресных входах, однозначна распределяет К сигналов с выхода узла 5, поданных на К-адресные входы па К выходам, и так как общее количество ПЗУ а, та происходит распределение К щ выходных сигналов узла.После настройки коммутатора 4 и преобразователя 6 под взаимодействием импульсов тактового генератора 1 счетчик 2 и подключенный к группе его выходов через коммутатор 4 дешифратор 3 формирует тестовую последовательность, которая с другой группы выходов счетчика и выходов дешифратара 3 поступает на узел 5 через коммутатор 4, Выходные и сигналов узла 5, являющиеся его реакциями на тестовую последовательность, через коммутатор 4 подаются на входы преобразователя 6, т,е. на К адресные входы в устройств 10, считываемая из устройств 10 информация под управлением сигнала Выборка" запоминающего устройства, вырабатываемого синхронно импульсам тактового генератора по адресам, определяемым сигналами на К и 1 адресных входах, представляет собой информацию, эквивалентную поданной на К адресные входы, но с измененным порядком чередования, согласно прошивке устройств 10 и управлению на 1-е части адреса. Фазовый сдвиг между сигналами тактового генератора 1 и "Выбора" запоминающего устройства определяется конкретным типом устройства 10, т.е, его временем выборки адреса, максимальным циклам, считыванием и другими динамическимипараметрами. Таким образом, выходные сигналы узла 5 поступают на преобразователь 6, который в соответствии со словом управления распределяет эти сигналы на входы Кгп-входовых сумматоров по проб 2, 5 которые осуществляют предварительную свертку параллельной вК-разрядной информации о реакции узла 5 в параллельную К-разрядную, которая затем поступает на информационные входы К-канального сиг натурного анализатора 8, который под управлением тактовых импульсов от тактового генератора 1 осуществляет окончательную свертку выходных реакций узла 5 в сигнатуру. Период контроля определяется перио дом сигнала на выходе старшего разряда счетчика 2, поступающего через коммутатор 4 на вход "Старт-стоп" анализатора 8 и управляющего, таким образом началом и концом приема в него информации. Путем 20 сравнения полученной в анализаторе 8 сигнатуры с эталонной для данного типа цифрового узла 5 определяется исправность проверяемого цифрового узла,Смена тестового набора, т.е, переклю чение счетчика 2 в следующее состояние и синхронно с ним изменением выходного набора дешифратора 3 происходит синхронно с фронтом сигнала тактового генератора 1, а защелкивание выходной реакции узла 5 на 30 этот тестовый набор, преобразованный в более компактную К-разрядную форму преобразователем 6 и сумматорами 7, происходит синхронно со спадом синхроимпульса генератора 1, 35Длительность импульса генератора 1 для обеспечения стабильной работы устройсвта, т.е. стабильной сигнатуры при исправном узле 5, должна быть не менее суммы времени задержек коммутатора 4, узла 5, преобразователя 6 и сумматоров 7.Формула изобретения Устройство для контроля цифровых узлов, содержащее тактовый генератор, счетчик, дешифратор и сигнатурный анализатор, причем выходтактового генератора соединен со счетным входом счетчика и с синхровходом сигнатурного анализатора, первая группа разрядных выходов является группой выходов устройства для подключения к первой группе входов контролируемого цифрового узла, группа выходов дешифратора является группой выходов устройства для подключения к второй группе входов контролируемого цифрового узла, группа информационных входов дешифратора соединена с второй группой разрядных выходов счетчика, выход старшего разряда которого соединен с входом "Старт-"стоп" сигнатурного анализатора, о т.л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, в него введены преобразователь формата кодов, Ка-разрядных сумматоров по модулю два (где К - количество групп выходов преобразователя формата и а - количество выходов в одной группе выходов преобразОвателя, причем К гп лп, где и - количество выходов контролируемого цифрового узла), группа информационных входов преобразователя формата кодов является группой входов устройства для подключения к выходам контролируемого цифрового узла, К групп выходов преобразователя кодов соединены соответственно с группами входов К сумматоров по модулю два, выходы которых соединены с информационными входами сигнатурного анализатора.,Келеме ктор Э.Лончаков Заказ 4163 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., 4/5 Фф Ф Составитель В,ШияновТехред М. Моргентал изводственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101