Формирователь тестов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКРЕСПУБЛИК 1658 А 1 9) 5)5 С 06 Г 11 ОБРЕТЕНИЯ ИСАНИ ЕТЕЛЬСТВУ АВТОРСКОМУ 2 е ие относится к еычислительа именно к области контроля стройств,обретения - расширение функ- возможностей за счет исключеценных тестовыхмных персходов тес Изобре ной тсхник цифровых уЦель из циональных ния запре е регистра 3 являетс б аз ешенных тест наборов, з товых набозаи акжров оотвых 10 оказан формирователь, ль содержит генератор 1 чисел, коммутатор 2, бу, элемент И 4 память 5 еходов тестовых наборов, енных тес)овых наборов. е показаны вход 7 синхоой вход 8, выход 9 синхро формирователя,ель работает следующим образом.Нг выходе генератора 1 образуется псследовательность кодов, которые поступают на коммутатор 2, с него коды одаюс на адресные входы памяти 5 запрещенных ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯГ)РИ ГКНТ СССР(56) Авторское свидетельство СССГЕ 527707, кл. С Об Г 11/00, 1974,Авторское свидетельство СССМ. 1269141, кл, С 06 Е 11/26, 1985 На чертеже иФормироватепсевдослучайныхферный регистрзапрец,енных перпамять б разрешНа чертеже такжнизации, адреснынизации, выход 1Формироват(57) Изобретение относится к автоматике и вычислительной технике и м,б. использовано для тестового контроля. Цель изобретения - расширение функциональных возможностей формирователя эа счет исключения запрещенных тестовых наборов, а также взаимных переходов тестовых наборов, Формирователь содержит генератор псевдослучайных чисел, коммутатор, буферный регистр, память запрещенных переходов тестовых наборов, память разрешенных тестовых наборов и элемент И. 1 ил,переходов тестовых наборов и информационные входы регистра 3. Полный код адресапамяти 5 образуется парой кодов на входе ивыходе буферного регистра 2,Код на выход я ко дом адреса памяти р р овых наборов.Изменение состояния регистра 3 с ветствует некоторому переходу тесто наборов на выходе 10.Запрет перехода некоторого тестового набора в другой сводится к исключению соогветствующего перехода кода адреса на адресном входе памяти б запретом записи в регистр 3 кодовой комбинации с выхода коммутатора 2 при известном коде (состоянии) регистра 3,Принадлежность перехода тестовых наборов к классу запрещенных или разрешенных определяется памятью 5, которая хранит таблицу запрещенных переходов в виде нулей и единицу по адресам, обраэо1658156 Формула изобретения Формирователь тестов, содержащий генератор псевдослучайных чисел, буферный Составитель А,СиротскаяРедактор В.Бугренкова Техред М,Моргентал Корректор М,Шароши Заказ 1713 Тираж 418 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035. Москва, Ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101 ванным кодами на входах и выходах регистра 3.Сигналы, считываемые из блока 5, управляют записью информации в регистр 3 и формированием сигналов активизации на выходе 9 активизации тестовых наборов посредством элемента И 4.Сигналами начальной установки, подаваемыми на шины (не показано), вводится начальное состояние регистра 3, При этом в регистр 3 записывается информация, соответствующая выходам коммутатора 2,При пуске подаются тактирующие сигналы, сигналы с пз выходов генератора 1 через коммутатор 2 в-разрядным кодом с порядком й переходов поступают в память 5 запрещенных переходов тестовых наборов, которая формирует сигналы активизации на выходе 9 и последовательность гп-разрядных кодов, содержащую только разрешенные переходы кодов, которые являются адресами для памяти 6 разрешенных тестовых наборов,регистр, коммутатор, память разрешенных тестовых наборов. причем выходы генератора псевдослучайных чисел соединены с информационными входами коммутатора, 5 адресные входы которого соединены с адресными входами формирователя, о т л ич а ю щ и й с я тем, что, с целью расширения функционал ьн ых возможностей эа счет иск.лючения запрещенных тестовых наборов, а 10 также взаимных переходов тестовых наборов, введены память запрещенных переходов тестовых наборов и элемент И, причем выход коммутатора соединен с информационным входом регистра адреса и первым 15 адресным входом памяти запрещенных переходов тестовых наборов, выход которой соединен с первым входом элемента И, второй вход которого соединен с синхровходом формирователя, выход элемента И соеди нен с синхровходом буферного регистра и свыходом признака синхронизации формирователя, выход буферного регистра соеди.нен с вторым адресным входом памятц запрещенных переходов тестовых наборо 25 и с адресными входами памяти разрешенных тестовых наборов, выход которой явля.ется выходом формирователя,