Патенты с меткой «суммирования»

Номер патента: 1405049

Опубликовано: 23.06.1988

Авторы: Афанасьев, Галченков, Лауберг

МПК: G06F 7/50

Метки: двух, запятой, плавающей, суммирования, чисел

...сигнал смены знака первого операнда и сигнал смены знака второго операнда. При совпадении сигналов 3 и 5 первый элемент И 9 вырабатывает сигнал, переключающий первый элемент РАВНОЗНАЧНОСТЬ 11 в ре 10 15 20 25 30 35 40 45 50 55 жим смены знака, в противном случае первая схема совпадения вырабатывает сигнал, переключающий элемент 11 в режим, когда он просто пропускает знак операнда со своего входа на выход. Аналогично работает второй элемент РАВНОЗНАЧНОСТЬ 12 и второй элемент И 10.Выходные сигналы элементов 11 и 12 поступают на входы мультиплексора 20 знака и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 19, выходной сигнал которого поступает на сумматор-вычитатель и определяет вид операции (суммирование или вычитание), которая производится над...

Номер патента: 1418704

Опубликовано: 23.08.1988

Авторы: Галченков, Лауберг

МПК: G06F 7/50

Метки: запятой, нормализованных, плавающей, суммирования, чисел

...разряда, Выходной сигнал шифратора 27 приоритета поступает на управляющий вход блока 28 сдвига влево,который осуществляет нормализацию выходного сигнала сумматора 26 путемсдвига влево на соответствующее числоразрядов. Выходной сигнал блока 28,сдвига влево через мультиплексор 10поступает на выход 14 модуля мантиссы результата устройства. Если результат вычитания получился нулевой, то .схема 30 сравнения снулем вырабатывает сигнал, которыйчерез элемент ИЛИ 31 поступает на третий управляющий вход мультиплексора 10. ПО этому сигналу мультиплексор 10 пропускает на выход 14 модуля мантиссы результата устройстваСИГННЛ С ВХОЦЙ 1.,т МтнттитаЛЬНОГО МОДУж, Порядок резуттьтата фон.тир,тется следующим Образом. ПОрядки Олеранттовпоступают на входы...

Номер патента: 1430970

Опубликовано: 15.10.1988

Авторы: Белан, Кожемяко, Короновский

МПК: G06G 7/14

Метки: длительностей, импульсов, суммирования

...импульсов. Этим же импульсом все бистабильные элементы устанавливаются в состояние логического "О" воздействием на входы 4 установки в нулевое состояние через элементы ИЛИ 6, при этом длительность импульса определяется максимальнымТ 61 1, при 11 = 1 40 0 при 1 О где й - время присутствия импульсавычитаемого, 45й 1 " время присутствия имцульсауменьшаемого,Таким образом, время присутствия вычитаемого импульса не выходит за рамки времени присутствия уменьшаемо го импульса.Блок 16 на выходе 34 формирует импульс, длительность которого соответствует времени Ей - С присутст 1вия только уменьшаемогб импульса. Время присутствия одновременно двух импульсов не учитывается. Если импульсы по передним фронтам не совпадают,временем переключения...

Номер патента: 1462293

Опубликовано: 28.02.1989

Авторы: Манаенков, Сигалов

МПК: G06F 7/49

Метки: суммирования, чисел

...той особенностью, что его четныеразряды имеют только один вход, Первый и второй разряды преобразователя23 представляют собой каждый полусумматор. Полный (нечетный) разрядпреобразователя 23 построен из четырех полусумматоров, а неполный (четный) - иэ двух полусумматоров,Преобразователь 23 имеет шесть выходов с весами (-2), (-2) , (-2)(-2) , (-2), (-2) , которые соединены с выходами соответствующих разрядов суммы устройства, начиная стретьего разряда и более старшимир аз ряд ами. Работу устройства рассмотрим на примере суммирования шести четырехразрядных чисел, заданных кодами с основанием (-2). Будем одновременно суммировать числа -9, -3, +3, -9, -6, +2. Их запись в коде с основанием ("2) приведена в таблице,Аб 293-22 1, 1 1 1 1 0...

Номер патента: 1474710

Опубликовано: 23.04.1989

Авторы: Андерсон, Генкин, Егоров, Захаров

МПК: G07F 5/12

Метки: монет, суммирования

...1 5-20 . Заслонка 3 образует с одной из боковых стенок желоба-накопителя угол.Совокупность катушки 2 индуктивности, датчика 7 и задатчика 8 (Фиг. 3) представляет собой генератор высокой частоты, являющийся датчиком наличия монет. Выход датчика. включен на усилитель 9, выход которого подключен к электромагниту 5.Устройство работает следующим образом.С помощью задатчика 8 датчик предварительно настраивают на суммирование монет различного достоинства на определенную сумму, при этом геометрические и физические параметры монет должны быть кратны их достоинствам.Монеты вводятся в накопительный канал 1 в любой последовательности останавливаются на заслонке. При этом монеты малого размера попадают в углубление 6, освобождая место для...

Номер патента: 1529214

Опубликовано: 15.12.1989

Авторы: Калинин, Савран

МПК: G06F 7/50

Метки: двух, запятой, плавающей, суммирования, чисел

...с ь ХОЛОВ 22 и 23 б.10 КЗ 1 О Г 10 ЯЕТ МЗИТсгс П Е Р БОГО Ч И СЛ 2 Н Я И Н фс с) М сп (11. Си 1:. Ы й Ь Х( Л слвигателя 8. Второй коммутзтср 4 мзц с псдаег мантиссу Б.орсго числя нз коро ВхОд блока1. Блок . 0 сиГИЗ 1 ямц 5. Бь ХО. дов 34, 35 через коммутатор 12 кслз сльцгз подя, ня Лвцгзтел 8 цлеои слвигг. : Ня Бхо,.зх б ск; 11 хл 5, Ьссдвиц.ЫЕ ."ЯНТИССЬ. с Ь ПЕРВОМ ТЯКТС блок 10 сцгнзлами с Бьхолов 2 Г), 29 ззля- (.Т б.СКХ1 фН КПИ И:; - Б . ОЧ;) с". ОТ,)СТ Б КЯЧЕСТВЕ КОПЗ)ТОРЯ М а)1 ТЦСС.ЕЛ, 21 Тс 1 Т СРЗБ)Е 1)ИЯ МЯНТЦСС 0.1 РЕ,сЕ.)ЯСТ(5 ,) ЦЯЛЦ 11)О переполнения б.и)кз 11 ц рзненсту р з,;ья"з Бы)и Гс ) я н лк) и зз)с с)И 1 сз( т .я б с ке 10 ,).Г)явления. (я этом сьс тзлте блок,0 2 Н сГ (1 И 3 И с) М ЕП Е 5 Х .Ь Т 3 Т С П 3 Б Ц (. Ц...

Номер патента: 1539813

Опубликовано: 30.01.1990

Авторы: Андреев, Богданов

МПК: G07F 5/12

Метки: достоинства, монет, различного, суммирования

...выполнена заслонка11 инкассирования, связанная с электромагнитом 12, сердечник которого пе"ремещает заслонку 1 перпендикулярнонаклонной опорной поверхности канала.На кронштейне 3 в зоне, общей длязаданного количества монет, размещендатчик 14 наличия монет, например, ввиде микропереключателя, который связан с электромагнитом 15 и может совершать возвратно-поступательное перемещение через прорезь 16 в основайии 2 в направлении, перпендикуляр-.ном плоскости монет, Расстояние отпервого плеча до датчика 14 меньшесуммы диаметров меньшей и средней монет и больше суммы диаметров двухменьших монет,Расстояние 1 от второго плеча 10до датчика 14 наличия монет меньшедиаметра наибольшей монеты.Устройство для накопления монетработает следующим...

Номер патента: 1545216

Опубликовано: 23.02.1990

Авторы: Паулин, Полянский, Синегуб, Шуликов

МПК: G06F 7/50

Метки: м-чисел, суммирования

...элементов И-ИЛИ 2 с Б-го по (И+К)-й ЗО формируются сигналы выходных переносов Ов О аПринцип формирования функций переносов Р и С 1 покажем на частном, но практически важном примере построения четырехраэрядного(Б=4) сумматора четырех слагаемых (М=4), у которого число К внешних переносов равно 2 (Е , Р; 0 = Р О = Р )В табл.1-5 приведены значения раз рядных индексов для функций переносаР 2-Р соответственно. В приведенных ниже табл.3-5 в столбцах помещены индексы СФ Э (для третьего и четвертого разрядов) и В (для первых двух разрядов), сумма которых для Р. по некоторой строке1с учетом веса разряда дает перенос в 2.-й разряд. Например, для переноса в четвертый разряд по первой строке табл.З) имеем 2 2 + 4. 2 О = 8 либо 2 2" + 5 2 = 9,...

Номер патента: 1550511

Опубликовано: 15.03.1990

Авторы: Галкин, Коноплянко, Федосюк, Щербак

МПК: G06F 7/50

Метки: алгебраического, накопительного, суммирования

...поло -жительных или отрицательных чисел,Проиллюстрируем на примерах наиболеесущественные варианты процессов накопительного суммирования в устройстве,П р и м е р 1.Пусть на вход 1 подан"0" и необходимо получить сумму четырех положительных 3-разрядных чисел:2, 7, 1 3.сигнал иэ п-го разряда счетчика 6инвертируется элементом НЕ 8 и поступает на выход 11, Сформированный кодрезультата будет (001101), что соответствует лесятиричному числу 13и ожидаемому результату суммирования,Если на входе 1 имеется "1" устройство по сложению положительных чисел работает аналогично, так как навыходе элемента И 4 присутствует "0"П р и м е о 2, Лчсть на входе 1имеется "0" и необходимо получитьсумму четырех отрицательных 3-разрядных чисел -2,-7, - 1,...

Номер патента: 1564615

Опубликовано: 15.05.1990

Авторы: Антонов, Васильев, Клименко, Храмов

МПК: G06F 7/50

Метки: ассоциативное, массива, суммирования, чисел

...разрядного среза записывается в регистр 21. Решение о наличии ассоциативных признаков суммы и переносов происходит на основе анализа границы между нулями и единицами в регистре 21. Если йоследняя единица - в нечетном разряде, то она поступает на первый вход элемента И 22, на второй вход которого поступает единица с инверсного выхода следующего разряда. Если последняя единица - в четном разряде, то на вторые входы элементов И 22 поступает "0" и на выходах элементов И 22 будет "0". Признак суммы с вы64615 6 как в устройство поступит очередной массив слагаемых из блока 10 5 в20 Сформированные переносы по сигналу из распределителя 10 синхросигналов записываются в регистр 28 переносов блока 7 запоминания суммы и перено. - сов. По сигналу из...

Номер патента: 1578709

Опубликовано: 15.07.1990

Авторы: Гайда, Квитка, Кожемяко, Короновский, Стратиенко

МПК: G06F 7/49, G06F 7/50

Метки: двоичных, суммирования, чисел

...кодами, а результат в виде четных С 1 и нечетных С разрядов на выходах 30, 32 и 31, 33 - только в дополнительном модифицированном коде. Если числа А и В представлены в дополнительных модифицированных кодах, то на входах 26, 28 и 27, 29 задания режима устройства должны быть нулевые, сигналы. При этом результат суммирования С (четные С и нечетные С разряды) также представлены в дополни 5157870тельном модифицированном. коде. Если число А представлено в обратном модифицированном коде а число В - в дополнительном модифицированном коде,то на входах 26, 28 задания режима5устройства должен быть единичныйсигнал, а на входах 27 и 29 нулевойсигнал, При этом, если число А отрицательное (отрицательные четные А 1 и нечетные А разряды), а число В...

Номер патента: 1580350

Опубликовано: 23.07.1990

Автор: Дровянников

МПК: G06F 7/50

Метки: последовательных, суммирования, чисел

...импульс,который осуществляет прибавлениеединицы к его содержимому, если данное число относится к первым К числам, или осуществляет вычитание единицы, если данное число относитсяк последним (ис) числам. После выработки и сигналов распределитель 3импульсов останавливается, а послеокончания сигнала синхронизации подачи последовательных чисел на входе1.0 он устанавливается в исходное положение. Частота генератора 1, задающего длительность и частоту сигналовна выходе распределителя 3 импульсов,выбирается исходя иэ быстродействияэлементов, а длительность сигналасинхронизации подачи последовательных чисел на входе 1 О формируется стаким расчетом, чтобы за время егодействия успевали выработаться всеп сигналов распределителя 3 импульсов.При...

Номер патента: 1580354

Опубликовано: 23.07.1990

Авторы: Вышинский, Тихонов, Фесенко

МПК: G06F 7/52, G06F 7/544

Метки: произведений, суммирования, частичных

...хранимой в нечетных разрядах регистров 5 и б информации и с нулевым значением, хранящимся.во втором разряде регистра 6. При подаче синхросигналапроизводит 1580354ся запоминание полученных значений сумм и переносов в нечетных разрядах регистров 5 и 6.Во втором полутакте второго такта первое частичное произведение записывается в регистре 5 суммы, а в регистр 4 хранения частичных произведений записывается второе частичное произведение.В первом полутакте третьего такта на входы 1 подается младшая часть третьего частичного произведения, Под воздействием синхросигнала ь, младшая часть третьего частичного произведения записывается в четные разряды регистра 4 Сумматоры 7 суммируют младшую часть второго частичного произведения, хранящуюся в...

Номер патента: 1587635

Опубликовано: 23.08.1990

Автор: Бадалян

МПК: H03M 3/02

Метки: алгебраического, дельта-модуляции, линейной, сигналов, суммирования, формате

...от различных наборов й;(1 сТ) при этом наборы й ЬТ) можно рассматривать как ряд адресов, по которым записаны соответствующие значения й(1.Т), Кроме этого, можно организовать произвольный выбор количества параллельно сумми-; руемых сигналов в диапазоне 2,ш. Для этого группа управляющих входов 7 устройства используется в качестве старших разрядов адресного входа блока 3 А, где з=ОЬ, а Ь =пс 1 о 8 (ш)Аналоговые сигналы преобразуются в кодерах 1 в дельта-модулированные последовательности, -й элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 2 служит для определения знака х-го аналогового сигнала (в зависимости от сигнала управления режимом работы В .). Полученные дельта-модулированные госледовательности являются младшими разрядами адресного входа блока 3, Блок 3,...

Номер патента: 1589270

Опубликовано: 30.08.1990

Авторы: Домбровский, Дуда, Узлова

МПК: G06F 7/50

Метки: двух, запятой, плавающей, суммирования, чисел

...и несдвинутая мантисса А первого слагаемого складиваются в 15 сумматоре 5 мантисс. С выхода сумма= тора 5 мантисс и коммутатора 7 мантисУса и порядок результата поступают в блок 6 нормализации, в котором резуль 1 гат корректируется и передается на 20 выход 15 устройства. В случае, если ХУ, то на выходепереноса вычитателя 3 порядков - нуле 25вой сигнал и в блок 6 нормализациичерез коммутатор 7 поступает порядокПри этом мантисса А первого слагаемого через коммутатор 9 поступает наинформационный вход сдвигателя 4, мантисса В второго слагаемого через ком- З 0мутатор 10 - на вход второго слагаемого сумматора 5 мантисс, а разностьХ-У порядков поступает в коммутатор8, где инвертируется, Инверсноезначение разности Х-У поступает на 35вход...

Номер патента: 1647556

Опубликовано: 07.05.1991

Авторы: Антонов, Васильев, Долгин, Храмов

МПК: G06F 7/50

Метки: массива, суммирования, чисел

...устройства.Сумматор 3 предназначен для определения количества единиц в знаковом срезе слагаемых.Устройство осуществляет суммирование К и-разрядных двоичных чисел, представленных в виде (и) -разряд5 16475определяется следующим ма мантиссобразом10 15 Так как разрядность результата равна семи, то на выходе сумматора 2 получают число .О. 100001.; Так как в массиве содержится три отрицательных числа, то на выходе сумматора 3 будет сформирован код 011, т.е. 3 в двоичном кодеЭтот код является адресом дпя считывания Рэ, ,которое является суммой фиктивных единиц и знаков из блока 1, т.е. будет считано число Р=1101. Окончательно сумма массива определится как;О. 1000011.101 25 формула изобретения Устройство для суммирования масси 35ва чисел,...

Номер патента: 1649535

Опубликовано: 15.05.1991

Авторы: Горлачева, Денисова, Козлюк, Лужецкий, Стахов

МПК: G06F 7/49

Метки: кодов, суммирования, фибоначчи-десятичных

...Узелкоррекции может быть реализован комбинационным или на основе ПЗУ, чтоболее экономично.Карта прошивки ПЗУ приведенав табл. 2.Узел 25 формирования переносовпредназначен для формирования переносов Р и Р в последующий разряд устройства в зависимости от поступающихна его входы переносов из преобразователя 19, узлов 20.1-203. сверткии сумматора 22.4, Это комбинационныйузел, реализующий функции Р и Р,которые задаются следующими логичес-кими выражениями:Ь Аг ФФ л /Р, Р + Р + Рч, + Р + Р + Р 6 31 2. учетом переносов из младшего разряда,формируемых узлом 25 младшего разряПри вычитании из десятичного операнда А десятичного операнда В каждый1. Устройство лля суммирования Фибоначчи-лесятичных кодов, содержащее в каждом разряде с первого...

Номер патента: 1658144

Опубликовано: 23.06.1991

Авторы: Галкин, Ган, Коноплянко, Кулак

МПК: G06F 7/50

Метки: алгебраического, двоичных, накопительного, суммирования, чисел

...- отрицательна, тогда суммирование дает1,ХХХ. Х10 О,ХХХ,Х10,ХХХХс возникновением переполнения знаковогоразряда;15ж) поступающий операнд - отрицательное число, ранее накопленная сумма - отрицательна, тогда при суммировании1,ХХХХ20 1 ХХХ.Х1 Х,ХХХ.Х,переполнение знакового разряда происходит всегда независимо от знака полученного результата накопленной суммы,25Следовательно, переполнение знакового разряда накопленной суммы происходиттолько в трех случаях: д), е), ж), а значит,перенос в младший разряд накопленной30 сум.ы необходимо формировать когда;а) пришедший операнд - отрицательный, накопленная ранее сумма - положительна и результат положителен;б) пришедший операнд - положитель 35 ный, накопленная сумма - отрицательна, арезультат...

Номер патента: 1665357

Опубликовано: 23.07.1991

Авторы: Аржаной, Куракин, Полторак

МПК: G06F 7/62

Метки: алгебраического, сигналов, суммирования, частотно-импульсных

...работает аналогично, на еговыходах формируется код й 2, пропорциональный периоду Т 2" 1 Пг:И 2 (3)Сформированные таким образом кодыМ 1 и И 2 поступают в блок 4 микропрограммного управления (который, например, может быть выполнен в виде микро-ЗВМ),обеспечивающий их преобразование поформулей 1 М 55%Ьй (4)Преобразование (4) в блоке 4 микропрограммного управления тактируется импульсами выходных сигналов генераторов 6 и 7 тактовых частот соответственно 1 т 2 и 1 тз (ттЗИт 2), ПОСтУПаЮЩИХ На ПРЕРЫВаЮЩИЕ ВХО- ды блока 4 микропрограммного управления согласно выражениямК " Й 2)(й 2 + й 1) с частотой 62, (5.1) й " Кй 1 с частотой 1 тз, (5.2) Либо согласно выражениямЬ М = М/(М 2 й й 1) с частотой т 2, (6.1) А=81+ Л й счастотой 1 тз. (6.2) Код числа...

Номер патента: 1672439

Опубликовано: 23.08.1991

Авторы: Айдемиров, Бодин, Зурхаев, Исмаилов, Кокаев

МПК: G06F 7/50

Метки: суммирования, чисел

...поступает на вход сумматора 8, Аналогично соединены и выходы сумматоров 8, 9, 11 и 12. Таким образом, на выходе 15 формируется младший разряд суммы, а на выходе 14 - старший, В следующем такте на входы 2 подается третий разрядный срез входных чисел, а на вход 1 - четвертый. На выходе 15 формируется значение третьего бита суммы, а на выходе 14 - четвертого. И так далее, пока не сформируются все разряды суммы входных чисел.П р и м е р. Пусть необходимо сложить семь четырехразрядных входных чисел 1101, 1001, 0001, 1100, 0110. 0100, 0111.Информация на входах и выходах блоков после каждого такта приведена в таблице,Таким образом, на выходах 14 и 15 сформировалась сумма семи входных чисел 00110100 = 1101 + 1001 + 0001 + 1100+ + 0110 + 0100 +...

Номер патента: 1683008

Опубликовано: 07.10.1991

Автор: Дровянников

МПК: G06F 7/50

Метки: последовательных, суммирования, чисел

...разрядами вперед. После импульсов останавливается, а после окончания сигнала синхрониэацил подачи последовательных чисел на входе 13 устанавливается в исходное положение, Частота генератора 1 выбирается, исходя из быстродействия применяемых элементов, а длительность сигнала синхронизации подачи последовательных чисел на входе 13 формируется с таким расчетом, чтобы за время его действия успевали выработаться все и+1 сигналов распределителя 1 импульПри поступлении нового сигнала синхронизации н" вход 13 и следующих разрядов последовательных чисел на входе 12 цикл повторяется. Пссле окончания гп циклов в случае, если установлен режим приема чис старшими разрядами вперед, результат, ложения и последовательных а-разрядных чисел можно...

Номер патента: 1705824

Опубликовано: 15.01.1992

Авторы: Калуцкий, Поляков, Шрейнер

МПК: G06F 7/62

Метки: суммирования, частот

...5 приведения входных последовательностей. Информационные входы схемы 5 соединены с выходами реверсивной пересчетной схемы 6, а также с другими входами дополнительной логической схемы 4. Выход дополнительной логической схемы 4подключен к тактирующему входу схемы 5, Входы схемы б являются входами устройства, На первый вход устройства подается сигнал входной частоты. а на второй - сигнал, определяющий знак операции, Выходом устройства является выход логической схемы 3,Устройство осуществляет алгебраическое суммирование двух частот, одна из которых, определяется частотой выходного сигнала тактового генератора 1, а другая - частотой входного сигнала реверсивной пересчвтной схемы б,Сигнал Хт тактового генератора 1 преобразуется...

Номер патента: 1718238

Опубликовано: 07.03.1992

Автор: Гарибян

МПК: G06G 7/12

Метки: длительностей, импульсных, сигналов, суммирования, электрических

...информационный вход коммутатора подключен к выходу источника опорного напряжения,На фиг. 1 представлена функциональная схема устройства; на фиг. 2 -схема коммутатораУстройство (фиг. 1) содержит коммутатор 1, сумматор 2, преобразователь 3 напряжение - частота, счетчик 4 импульсов, формирователь 5 импульсов и источник 6 опорного напряжения.Коммутатор 1 (фиг. 2) содержит и управляемых входов 7-7 п, информационный вход 8, (и+1) выходов 91-9 п+, (и+1) диодных оптопар 101-10+1 масштабный резистор 10 15 20 25 30 35 40 45 11, фотодиоды 12 1-12 П+ и светодиоды 131- 13 в+1Устройство для суммирования длительностей импульсных электрических сигналов работает следующим образом. При поступлении на 1-й(1=1, , и) информационный вход устройства, а...

Номер патента: 1764065

Опубликовано: 23.09.1992

Авторы: Бенашвили, Гиоргобиани, Имнаишвили, Кулиджанов, Натрошвили

МПК: G06F 7/50

Метки: последовательно, поступающих, разрядных, суммирования, чисел

...В этом же такте, после вычитания происходит прибавление (а+1)-го числа к содержимому 20 триггеров 11 - 1, Одновременно это же число записывается в первых разрядах регистров 71-7 п сдвига и т.д.В исходном состоянии в регистрах 71 - 7 л сдвига счетных триггерах 11 - 1 п и п+1)-ом 25 счетном триггере 16 записаны нули. Следовательно, первый элемент И 8 открыт и на его выходе присутствует логическая единица, Первый импульс поступающий на тактовый вход 19, открывает второй элемент И 9, 30 с выхода которого логическая единица поступает на вторые входы элементов И 3 - 3 второй группы, Одновременно та же единица подается на синхровходы сдвигающих регистров 71 - 7, Если на -м ( = 1,п) инфор мационном входе поступает логическая единица (т,е, когда...

Номер патента: 1791821

Опубликовано: 30.01.1993

Автор: Сырчин

МПК: G06G 1/04

Метки: линейка, суммирования

...отличия",На фиг. 1 показан общий вид предлагаемого устройства; на фиг, 2 - вариант выполнения устройства с применением нониусныхшкал; на фиг. 3 - узелна фиг. 1.Вариант . Линейка состоит иэ корпуса1 прямоугольной формы с направляющимипазами 2, по которым перемещаются движки 3 с указателями 4 и шкалами 5,Движки 3, выполненные в виде реек, снабжены на одном конце противоположно расположенными упорол 6 и пазом 7. Упор 6, выполненный в виде выступа, входит в паз 7 последующего движка,На корпусе 1 под нижним движком нанесена шкала 8, шаг которой равен значению площади одной поры диаметром 3 мм в линейном масштабе, соответствует максимально допустимому значению диаметра пор. На нижнем движке нанесены: в нижней части - указатель 4 для...

Номер патента: 1804687

Опубликовано: 23.03.1993

Авторы: Антонов, Султанов

МПК: H02K 44/08

Метки: генератора, зоне, магнитогидродинамического, секционированного, суммирования, токов, токосъемной, электродов

...к парам тиристорных мостов 4, 50 форматоров связи включены встречно. Кообъединенных с помощью двухобмоточногоэффициент трансформации равен 1,трансформатора связи 16. Тиристорные мосты 4 работаютвдвухполупериодномрежи- . Пустьвеличинакоммутирующихконден: ме. В первый полупериод открыты и саторов,включенныхвдиагональтиристорпроводят ток тиристоры 5, а во второй пол-. 55 ных мостов, на входе которых действует"упериод открыты й пРоводят ток тиристоры напряжение ОэОэ 1, меньше, чем величи 6, В первый полупеРиод ток пары электРо- на коммутирующих конденсаторов в тиридов 1 протекает через выключатели 11, сглаз. сторных мостах, на входе которых действуетживающие реакторы 10, тиристоры 5, напряжение Оэ 1,трансформаторы тока 17, обмотка...

Номер патента: 1833864

Опубликовано: 15.08.1993

Авторы: Дрозд, Паулин, Синегуб

МПК: G06F 7/50

Метки: дополнительном, запятой, коде, плавающей, суммирования, чисел

...вр 1равно логическому нулю, а вр 1 - логическойединице) к выходам элементов 2 - 2 И 2 ИЛИ подключаются выходы первых элементов И всех элементов 2 - 2 И - 2 ИЛИ исдвига мантиссы А в сторону младших раэ 15 рядов не происходит. При значении млад шего разряда модуля выравнивающейразности, равном логической единице (вэтом случае значение вр 1 равно логическойединице, а гпр 1 - логическому О) к выходам20 элементов 2 - 2 И - 2 ИЛИ подключаютсявыходы вторых элементов И всех элементов2 - 2 И - 2 ИЛИ. и происходит сдвиг мантиссыА на один разряд в сторону младших разрядов. На выходах элементов 2 - 2 И - 2 ИЛИформируются разряды вс 1, ., всп+1, гдевс 1 - первый разряд, всп+1 - (и + 1)-й разряд мантиссы С, которая поступает на выходблока...

Номер патента: 1023922

Опубликовано: 27.06.2000

Авторы: Дуров, Иванникова, Январев

МПК: G06F 7/50

Метки: одноразрядных, суммирования, чисел

1. Устройство для суммирования одноразрядных чисел, содержащее счетчик, выходы разрядов которого являются выходами старших разрядов устройства, отличающееся тем, что, с целью повышения быстродействия, устройство содержит двоичный суммирующий блок, преобразователь двоичного кода в двоично-десятичный и регистр, выходы разрядов которого являются выходами младших разрядов устройства, входы которого соединены с первой группой входов двоичного суммирующего блока, выходы которого подключены ко входам преобразователя двоичного кода в двоично-десятичный, выходы старших разрядов которого соединены со входами счетчика, а выходы младших разрядов - со входами регистра, выходы которого подключены ко...