Устройство для суммирования массива чисел

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК С Эб Р 7/5( П ОБ ЕТЕНИЯ ЛЬСТВ Р 17Ю.Н.Долгин.Малиновского. а, 1979, с. 12 37. е относитс ке и может вычи ьь исп ойдительных уой. инйормаци 2 к вычисли- быть исполь. - тельных уствой инАормася расши счет о ел с раг. 1 приведетройства; нания структурнсуммированиякоде.йство для сусодержит эа2 для групп т На Фи схема у построе ства для обратноУстр уктурная 2 - вариан мы устройива чисел иг е схе ммирования массиоминающий блок 1, вого сложения чива чис суммат ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР Н АВТОРСКОМУ СВИДЕ(54) УСТРОЙСТВО ДЛЯ СУММИРСИВА ЧИСЕЛ(57) Изобретенилительной технизовано в высокопроизвоствах обработки цийров Изобретение относитс,тельной технике и можетзовано в высокопроизводиройствах обработки цифр Целью изобретения являрение области примененияществления суммирования чными знаками. Целью изобретения является расширение области применения за счет осуществления суммирования чисел с разными знаками. Цель достигается тем, что в устройство, содержащее запоминающий блок, сумматор для группового сложения чисел и выходной регистр, введены одноразрядный многовходовый сумматор, постоянный запоминающий блок и параллельный сумматор, а также новые связи. Устройство может суммировать числа в дополнительном и обратном коде. Суммирование чисел с различными знаками осуществляется путем добавления корректирующего кода, считанного из постоянного запоминающего блока по адресу, являющемуся кодом числа отрицательных чисел, к сумме мантисс чисел. сел, одноразрядный многовходовый сумматор 3, постоянный запоминающий блок 4, параллельный сумматор 5, выходной регистр б и вход 7 синхронизации.Запоминающий блок 1 представляет собой группу из И и-разрядных регистров или ячеек памяти с возможностью одновременного обращения ко всем регистрам (ячейкам) одновременно и может быть выполнен и в виде ассоциативного запоминающего устройства.Сумматор 3 предназначен для определения количества единиц в знаковом срезе слагаемых.Устройство осуществляет суммирование К и-разрядных двоичных чисел, представленных в виде (и) -разряд5 16475определяется следующим ма мантиссобразом10 15 Так как разрядность результата равна семи, то на выходе сумматора 2 получают число .О. 100001.; Так как в массиве содержится три отрицательных числа, то на выходе сумматора 3 будет сформирован код 011, т.е. 3 в двоичном кодеЭтот код является адресом дпя считывания Рэ, ,которое является суммой фиктивных единиц и знаков из блока 1, т.е. будет считано число Р=1101. Окончательно сумма массива определится как;О. 1000011.101 25 формула изобретения Устройство для суммирования масси 35ва чисел, содержащее запоминающийблок, сумматор для группового сложе-.ния чисел и выходной регистр, .причемвыходы групп одноименных разрядовслагаемых запоминающего блока соеди 0.001001 = +9 30единица переполнения игнорируется. пены с соответстнующими входами сумматора для группового сложения чисел, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения эа счет осуществления суммирования чисел с разними знаками, устройство дополнительно содержит одноразрядный многовходовый сумматор, постоянный запоминающий блок и параллельный сумматор, причем выходы знаковых разрядов слагаемых запоминающего блока соединены с входами одноразрядного многовходового сумматора, выход которого соединен с адресным входом постоянного запоминающего блока, разряды выхода сумматора для группового сложения чисел соединены с соответствующими разрядами первого входа параллельного сумматора, разряды второго входа которого с первого по 1 о М-й2 .соединены с разрядами выхода постоянного запоминающего блока сЦ 1 од И+1)-го по (2 1 од И)-й, а разряды с и-го по (и+1 од Й)-й соединены с разрядами выхода постоянного запоминающего блока соответственно с первого по 1 од 2 И-й, где И - число слагаемьж, а и - разрядность слагаемых, выход параллельного сумматора соединен с инйормационным входом выходного регистра, выход которого является выходом результата устройства, вход синхронизации запоминающего блока соединен с входом синхронизации выходного регистра и подключен к входу синхронизации устройства, свободные разряды входов параллельного сумматора соединены с шиной нулевого потенциала устройства.1647556г.Составитель А.Степанов Редактор В.Бугренкова Техред И.Дидцк . . Корректор Н.Корольу аказ 1400 Тирак 404 Подписное НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС113035, Иосква, Ж, Раущская наб., д. 4/5 Производственно-издательский комбинат 1 Патент", г. Укгород, ул. Гагяри