Последовательное устройство для цифровой фильтрации

(504 Н 03 Н 17/ 6 Г 15/35 ОПИСАНИЕ ИЗОБРЕТЕН ыть ис вой об ео и друения явельности. ет тва входит 0-1. %-1 ) сной ха 1+1 о 81 с)" ных) эле(и+1 о 8 1 с+ зями. 2 ил ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРпО делАм изОБРетений и ОтнРытий(7 1) Киевский политехнический институт им. 50-летия Великой Октябрьской социалистической революции (72) А.Ф.Ивасенко, Ю.С.Каневский, В.И,Лозинский (Бц) и Р.Выжиковски (Р 1, (53) 682.32 (088.8)(56) Авторское свидетельство СССР Р 1145346, кл. С 06 Р 15/353, 1985.Регег Н, Саре 11 о апй КеппегЬ Бге 1811 гк. РЦ 1 га 1 Б 18 па 1 Ргосеяяхпя Арр 11 саг 1 опя оГ БуяСо 1 зс А 18 ог 1 гЬпв. Л.Б 1 Буягевя апд Сощрцгаг 1 опя: Н.Т. Кцпр., Н.Р.Бргоп 11 апс 1 С.1,.Бге 11 е, 1 г. Едя, Сагцея 1 с - Ме 11 оп Цп 1 чегя 1 гу, Соврцсег Бс 1 епсе Ргеяя, Осс.1981, р. 245-254, ЙЦ .2 А, 2 С. 801339874 А 1(54) ПОСЛЕДОВАТЕЛЬНОЕ УСТРОЙСТВО ДЛЯЦИФРОВОЙ ФИЛЬТРАЦИИ(57) Изобретение относится к вычислительной технике и может бпольэовано в системах цифроработки радиолокационных, сейсмических, гидроакустических, видгих сигналов. Целью изобретляется повышение производитПоставленная цель достигается за счтого, что в состав устройс1 с вычислительных модулей 1.Ь - число отсчетов импульрактеристики), блок из (п+Ь) (п - разрядность датментов задержки 2.1-2.Е.Изобретение относится к областивддчддсздительддой техники и может быть использовано в системах цифровой обработки радиолокационных, сейсмичес - ких, гидроакустических, видео- и других сигналов.Целью изобретения является повышение производительности.На Фиг.1 представлена структурная схема последовательного устройства для цифровой Фильтрации; на фиг.2 - структурная схема вьтчислиТРльдОГО модуля.Последовательное устройство дляцифровой Фильтрации (Фиг.1) содержит1 с вычислительных модулей 1.0,1.(1 с),блок из (дд +1+1 оя г(1 с) тактируемыхэлементов 2,1.1, 2.1 (и+1 ор 1+1)2.2.2, 2.2,п+1 от, 1 с+12.1 с"к (и+1 о р, 1 с+ 1) з ад ержки,Каждая из вьдчислитсльддьдх модулей 1содержит (фиг.2) одноразрядные сумматоры 3.1,3.т, блок из тп(тактируемых) элементов 4.1, 4 (т) задержки (первого уровня), блок из2(ш) (тактируемых) элементов 5.1.1,5.1.2,5.(тп - 1).1, 5.(тп).2, задержки (второго уровня), блок из ш (тактируемых)элементов 6.1,6.ш задержки(третьего уровня), элементов И 7.1,7. пд.Информация во все элементы задержки принимается по переднему Фронтусинхросигнала.Предлагаемое устройство выполняет операцию свертки по формулек Ьи ва, ,= , 2в:огде а - коэффициенты импульснойхарактеристики;х., - входные данные;х , - в-й разряд входного данного;у- выходной отсчет.На вход устройства поразрядно поступают младшими разрядами вперед и-разрядные входные отсчеты (хи- г гох , ,х , х , х ). При их умно жении на Кддд-разрядных коэффициентов импульсной характеристики получаем разрядность выходного результата и+тп+1 ор, . Для выравнивания разрядности входных отсчетов и получаемых результатов на вход устройства после подаем тп+11 оц,1 нулейрезультаты.Нулевой модуль 1.0.71: х а,; 31: 7.2: х,а,; 3,2: 7.3: х,а; 3,3: ха + 0;х,а х,а,; В этом же такте входной отсчет х, поступает на первый вход модуля 1. 1,а г31 хаг+ОВ четвертом такте на вход устройства в этом такте поступает нуль, а на выходах указанных элементов получаются следующие результаты.Нулевой модуль 1.0.3.1: О+ О;3,2: ха+ ха + сго в о 1где с - перенос, возникающий присуммировании разрядов результата свесом (т); Для иллюстрации работы устройстварассмотрим случай, когда и = 3,ш = 3, Е = 3.В начале работы все элементы задержки обнулены.10В первом такте работы на входустройства подается младший разрядовходного отсчета х а на второйвход кажцого элемента И 7 - соответственно один разряд коэффициентаимпульсной характеристики а гденомер коэффициента импульснойхарактеристики, тп - номер разрядакоэффициента импульсной характерис 20тики. В этом же такте на элементеИ 7.1 нулевого модуля 1,0 вычисляетося произведение х,аз и суммируетсяна одноразрядном сумматоре 3.1 со онулем. Сумма х, а + 0 с выхода сумматора 3.1 поступает на вход первогоэлемента 5,1.1 задержки,Во втором такте на вход устройствапоступает следующий разряд входного( оотсчета х х,ав и принимается в элемент 5.1.1 задержки. На элементе30И 7.1 вычисляется произведение х, аи на одноразрядном сумматоре 3.1 суммируется с нулем. На элемент И 7.2поступает входной отсчет х, и вычисляется произведение х,а, которое35 суммируется на одноразрядном сумматоре 3.2 с нулем, Сумма х,ас выходасумматора 3.2 поступает на вход элемента 5.2,1 задержки.В третьем такте на выходах указан 40ных элементов получаются следующие1339874 Первый модуль 1. 1.3.1: О+ 03,2: с + 0;3.3: х,а, + х,а, +Второй модуль 1 23.1: И+ 0;В девятом такте наподается младший ра с. с 9устройстследующего вход эряд ва входного отсчета х,+ с. г х,а, сг о 2 х,а,;3. 3: х а,+ ха .о 3 оПервый модупь 1. 1.31: ха, +О;3,2; х,а + О,В пятом такте на вход устройствапоступает ноль, а на выходах указанных элементов получаются следующиерезультаты.Нулевой модуль 1.0. 103.1: О+ 0;32: хгаг + с;3.3: ха, + ха, + х,а + сПервый модуль 1. 1.3.1: ха,+О; 153.2: х,а + х,а + 0;3,3: ха + О.Второй модуль 1.2.3.1: х,а + О.В шестом такте на вход устройства 20поступает ноль, а на выходах указанныхэлементов получаются следующие результаты.Нулевой модуль 1.0.3. 1: О + 0; 253.2: с 4 +3.3: х а + х аг + сго 3 оПервый модуль 1. 1,3.1: О+ 0;32: хг а + х 1 аг + сг 30Второй модуль 1.2.31: ха, +О;3,2: х,а, + О.В седьмом такте на вход устройства поступает ноль, а на выходах указанных элементов получаются следующие результаты.Нулевой модуль 1.0.3.1: О+ 0; 403.2: 0 + 0;3.3: ха + сзо зПервый модуль 1.1.3.1: О+ 0;3.2: х,аг + сэ;Второй модуль 1.2.3.1: х,а, + 0;3.3: ха + О. 50 В восьмом такте на вход устройства поступает ноль, а на выходах. указанных элементов получаются следующие результаты.Нулевой модуль 1.0.3.1: 0 + 0;3.2: 0 + 0;+ хоа 1 + с3.3: с + О.25В двадцать третьем такте на выходеустройства сформируется нулевой разряд полного выходного отсчета, Вдальнейшем проследим за формированием только конечных результатов, таккак работа вычислительных модулей1,0 и 1.1 аналогична описанной.Второй модуль 1,2.В двадцать четвертом такте Формируется первый разряд.Второй модуль 1.2.403.1. 4 + 43.2: ха, + ха + ха + х 2 а) ++ х,а + х,а + с.В двадцать пятом такте формируется второй разряд.Второй модуль 1.2.В двадцать шестом такте формируется третий разряд.Второй модуль 1.2.33: ха, +ха+х 2 а,+ха +В двадцать седьмом такте формируется четвертый разряд.Второй модуль 1.2.3.3: ха, + х а + ха + с В дват 1 цать восььк и такте Формиру -ется пятый разряд,Второй модль 1.2.3,3: с 4 + с,В двадцать девятом такте Формируется шестой разрядВторой модуль 1,2.3.3: с + с.В тридцатом такте Формируетсяседьмой, последний разряд полноговыходного отсчета.Второй модуль 1.2.3 3 с + еВычисление седьмого разряда результата завершает цикл работы устройства, так как 1 = и+в+ 11 оо 1и при суммировании с + с никогдане возникает перенос. В 31 такте навыходе сумматора 3.3 модуля 1.2 происходит Формирование нулевого разряда следующего выходного отсчета:3.3: х, а, + ха+ х,а,.Формула изобретенияПоследовательное устройство для цифровой Фильтрации, содержащее (где Е - количество коэффициентов импульсной характеристики) вычислительных модулей, каждый из которых содержит тп (тп - разрядность коэффициентов импульсной характеристики) одноразрядных сумматоров, первый блок из шэлементов задержки, второй блок из 2(тп - 1) элементов задержки, третий блок из тп элементов задержки, ш элементов И, выход 1 - го (1 = 1,п) элемента И подключен к первому входу 3 - го одноразрядного сумматора, второй вход которого подключен к выходу третьего блока элементов задержки, вход которого подключен к выходу 1-го одноразрядного сумматора, второй вход 1-го элемента И является (3+2) -м входом вычислительного модуля, вход первого элемента задержки первого блока является первым входом вычислительного модуля, выход т.-го (1 = 1,ш - 2) элемента задержки первого блока подключен к входу (1+1)-го элемента задержки первого блока,ричем первый выход 1-го (1 = О, 1-2) вычислительного модуля подключен к первому входу (1+1)-го вычислительного модуля, а первый вход нулевого вычислительного модуля является информационным входом устройства, тактовые входы всех элементов за1339874 Составитель Л.БарановТехред Л,Сердюкова Корректор Подписное дактор Л, Гратил шк Тираж 901ИИПИ Государственного копо делам изобретений и5, Москва, Ж, Раушска каз 4245 е крытии наб., д. Производственно в полиграфическ предприятие, г. Ужгород, ул, Проектная,держек первого, второго и третьегоблоков соединены и явпяются тактовымвходом устройства, о т л и ч а ющ е е с я тем, что, с целью повы -шения производительности, в неговведен четвертый блок из (и+1++ 1 ор 1 с) (1 с) (где и - разрядностьвходных данных) элементов задержки,причем второй выход 1-го вычислительного блока подключен к входу четвертого блока элементов задержки, первый выход которого подключен к вто -рому входу (1+1)-го вычислительногомодуля, а второй вход нулевого вычислительного модуля является входомзадания логического нуля устройства,второй выход 5 в )-го вычислительного модуля является информационным выходом устройства, при этом в каждомвычислительном модуле первый вход первого элемента И является первымвходом вычислительного модуля, первый вход о-го (ц=2;ш) элемента Иподключен к выходу (1-1)-го элементазадержки первого блока, а первыйвход ш - го элемента И подключен к первому выходу вычислительного модуля,первый выход я-го ( = 1,щ) одноразрядного сумматора подключен квходу второго блока элементов задержки, выход которого подключен к третьему входу (+1)-го одноразрядного сумматора, первый выход щ-го одноразрядного сумматора является вторымвыходом вычислительного модуля, атретий вход первого одноразрядногосумматора является вторым входом вычислительного модуля, а тактовыевходы всех элементов задержки подключены к тактовому входу устройства.