Последовательное двоично-десятичное суммирующее устройство

(51) М. Кг. 6 06 7/38С 06 5/02 вки,)1 о присоединением за32) Приоритет -публиковаио 15,01 Гасударственный комитет Соввтв Министров СССР оо делам иэооретений и открытий(53) УДК 68.3 8.8) 5. Бюллетень Ъе описания 25,03.7 гд оиуоликова 2) Авторы изоо 11 стси и 1 Ь. Я. Фельдман, А. А, Минаев, Ь. И. Панферов и Н. В, Сосина11 рсдлагеСкос устройство относится к области вычислительной ехники и может бытьиспользовано в арифметических устройствахэлектронных вычислительных магии,Известны последовательные двоичио-десятичные суммирующие устройства, содержащие полусуммдтор-вычитатсль, лгиши задсрткки, схемы И, И,1 И, схемы задержки надесятичный разряд, схему коррскции результата, накопитель,Однако известные устройства достаточносложны.В предлагаемом устройстве выход накопителя соединен со входом схемы анализа иануль первого слагаемого, второй вход которой связан со входом устройства, а выход -с первым входом схемы И, второй вход которой подключен к генератору одиночного импульса, третий вход - к дополнительному выходу схемы коррекции результата, а выход -ко второму входу схемы ИЛИ, причем выход второй схемы задержки иа десятичныйразряд соединен со вторым входом полусумматора-вычитатсля.Это позволяет упростить устройство.На фиг, 1 приведена функциональная схемапредлагаемого устройства, где 1 - накопитель; 2 - вторая схема задержки на десятичный разряд; 3 - первая схема задержки па десятичный разряд; 4 - схема анализа иа нуль первого слагаемого; 5 -- схема коррекции рс.зультята; 6 - схема ИЛИ; 7 - полусумматор-вычитятсль; 8 - схема И; 9 - генераторр одиночного импу;1 ьса; 10 - линия задерж 5 ки; 1 - вход устройства.Выход накопителя 1 подсоединен ко второйсхсмс д зддерткки нд десятичиьй рд;1 р 51 д и ковходу схемы 4 анализа иа нуль первого слагаемого, выход которой подключен к первоу10 входу схемы И 8,Вь 1 ход второй схемь задсржки ид десятичный разряд подсоединен ко второму входуполус заатоа-ничитателя 7, пе 1 зввьходкоторого через линию задержки 10 подключен5 к схеме ИЛИ б, выход последк й сосдиисис первым входом полусумматора-вычитателя.Второй выход полусумматора-вычитатслясоединен с первой схемой 3 задержки иа десятичный разряд, выходы которой подсоединены20 ко входу накопителя 1 и входам схемы 5 коррекции результата, а выход схемы коррекциирезультата подключен ко входам первой схемызадержки и ко второму входу схемы И 8.Выход генератора 9 одиночного импульса свя 25 зди с третьим входом схемы И 8,Схема анализа на нуль первого слагаемогопроверяет на нуль первое слагаемое, поступающее с выхода накопителя. Если оио равно 30 нуло, то сгииал с выхода схемы анализа зд10 5 20 25 30 35 40 прещает подачу единичного кода ца второй вход полусумматора-вычцтатсля.СХЕМа КОррЕКцИИ рсзуЛЬтатя Обцаруок/Вс/СТ случай, когда сумма равна 10, осуществляет коррекцию суммы путем стирания второго и ЧЕТВЕРТОГО РЯЗРЯЛОВ, Я Ткже 13/)Рсдос 1 ТЫВс 1/.Т сигнал, запрещающий подачу ця вход схемы И 8 единичного коля В момент приходя ця ВХОД ПОЛУСУХМЯТОРс/-13/)11//Тс/ 10.// /СРВОГО С.с 1- гаемого.Генератор од/ночного импульса служит для образования кода единицы. В данном устройстве сумма получается путем последовательного прибавления стольких единиц к одному из слагаемых, сколько их содержится в другом слагаемом.Рассмотрим работу суммирующего устройства на примере 29+ 13 = 42 /см. фиг. 2). Информация в накопителе расположена так, что первые разряды двух слагаемых расположены одно за другим, затем следуют один за другим вторые разряды слагаемых. С выхода накопителя младший разряд второго слагаемого поступает на вход второй схемы задержки на десятичный разряд и на вход схемы анализа на нуль первого слагаемого, 1 ак как с выхода схемы анализа на нуль в приведенном примере не появляется сигнала запрета, то ца первый вход цолусумматора-вычитателя поступает код единицы в момент подачи на второй вход полусуммторя-вычитятеля раз- РЯД ПЕ 13 ВОГО СЛЯГЯСМ 010 1 ВЬТсСТС 51 Цз и(.- го. В следующий момент ц 1/х/дя первого разряда второго слагаемого и Вход сумматора к нему прибавляется единиц. 11 олучсццяя сумма поступает ца вход первой схемы задержки на десятичный разряд и проверяется. В данном случае сумма равна 10 1 см. фиг, 2), поэтому она корректируется, т. с, в накопитель записывается пуль младшего разряда суммы. По правилам сложеция В двоисшо-десятичном кОДе В счсДУ 10 Щии 1 эсазР 5 Д СУ 1 ДОЛксц быть прибавлен перенос.В данном устройстве это рявцосцлшю запрету вычитция сдИцц/з второго разряд ПЕ 13 ВОГО СЛс 1 ГЯСМОГО. ЭТО ОСУ 1 ЦССТ 13 Л 5 СТС 5 ПУТОМ подачи сигнала запрета со схемы коррекции результата /гя вход схемы И.В момент прихода второго разряда второго слагаемого к нему прибавляется едцдц/ця, Бо втором шаге на выходе накопителя опять появляется первый разряд первого слагаемого, ЦС Рс 1 ВЦЫЦ О. ИЗ ЦСГО ВЬ 1 ЧИТЯЕТСЯ (ДИЦИЦЯ, Я К первому разряду следу/ощсго слагаемого доба вл 5/ется единица, Второй разряд первого слагаемого тоже це нуль, следовательно, из него вычитается единица в тот же разряд второго слагаемого.Итак, шаг за цагом, пока все разряды первого слагаемого це будут равны О. Предмет из об ретения Последовательное двоично-десятичное суммирующее устройство, содержащее полусумматор-вычитатель, первый выход которого соединен через линию задержки с первым входом схемы ИЛИ, выход которой подключен к первому входу полусумматора-вычитателя, второй выход которого соединен с первым входом первой схемы задержки на десятичный разряд, первый и второй выходы которой связаны соответственно с первым и вторым входами схемы коррекции результата, выход ко торой соединен со вторым ц третьим входами первой схемы задержки ца десятичный разряд, третий выход которой соединен со входол Иякопцтсл 51, схсмх ссИ и Вторх 10 схсмъ ЗсЗД 1 С 13 ККИ //с 1 ДДСС 5 ТцсИ/5 РЯЗ 13 ЯД, 0(Л(с/К- и 1 есчл тем, что, с целно упроддецця устройст. Вя, выход цякоццтсля соединен со входом схемы задержки на десятичный разряд и с первым входом схемы анализа ца нуль первого слагаемого, второй вход которой связан со Входом устройства, а выход - с первым входом схемы И, второй Вход которой подключен к генератору одиночного импульса, третий входк дополнительному выходу схемы коррекции результата, я выход - ко второму входу схемы ИЛИ, црцчсм выход второй схсх/1 задержки ца десятичный разряд соединен со вторым входом полусумматора-вычитятсля,Изд.1013 Тираж 679 И Государственного комитета Совета Минист по делам изобретений и открытий Москва, Ж, Раушская наб., д. 4/5