Последовательное запоминающее устройство

0 П И С А Н И Е 263285ИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 6 оаз Советских Социалистических РеспубликЗависимое от авт. свидетельства195214 Заявлено 27 Х 1.1967 ( 1169919/18-24)с присоединением заявки-ПриоритетОпубликовано 04.11,1970. БюллетеньДата опубликования описания 13 Х 11.19 л, 42 тпз 13/02 21 а 1 37/58 ПК б 061 Н ОЗК ДК 681.327,7.025Комитет по делам изобретениЯ и открытий при Совете Министров СССРАвторыизобретени О. А. Никольский и Л. Г,аявител СЛЕДОЙАТЕАЬНОЕ ЗАЙОМЙЙАЮШ УСТРОЙСТВ 20 управ к выхо оедииень е ов 11Известно иоследовательйое запоминающее устройство по авт. св.195214.Предлагаемое устройство отличается тем, что оно содержит дешифратор, счетчик, схему установки начальных условий, реверсивный счетчик и схему управления им, входы которой подсоединены к выходам триггеров, а выходы подключены к управляющим входам реверсивного счетчика. Один из входов последнего соединен через схему установки начальных условий со счетчиком тактов, а выходы через дешифратор - со входами вентилей схемы хранения.Это позволяет стабилизировать период ре. циркуляции при изменении температуры.На чертеже представлена схема устройства.Выход линии задержки 1 через ключи-преобразователи 2 - 4 соединен со схемой фазирования 5 с тремя выходами 6 - 8. Выходы б и 7 через вентили 9 и 10 соединены соответственно со входами триггеров 11 и 12, а выход 8 подсоединен к установочному входу триггера 18 рабочей части цикла и,вентилям 14, управляющим подключением той или иной части схемы хранения 15. Вторые входы вентилей 14 соединены через дешифратор 16 с выходами триггеров реверсивного счетчика 17, а выходы через собирательные схемы,18 - с параметронами схемы хранения 15. Входы реверсивного счетчика через схему 19 устайовери начальных условий и схемуления реверсированием подключеньдам счетчика тактов 21, которые стакже со сбросовыми входами тригг р И.Схема фазирования 5 состоит из десяти иараметров, пять из которых (22 - 26) являются входными параметронными вентилями, а пять других соединены последовательно между со бой, причем каждый из них одновременносоединен с соответствующим входным параметронным вентилем. Кроме того, входы трех входных параметронных вентилей 22 - 24 соединены с выходами последних трех входных 15 параметронных вентилей 24 - 26 соответственно, Выходы триггеров 11 и 12 соединены соответственно со входами параметров 27, 25 и 28, 26.Схема 19 установки начальных условий,вы полнена в виде схемы антисовпадения, водыкоторой соединены с выходами схемы фазирования 5, счетчика тактов 21 и триггера 18 рабочей части цикла, а выход - со,входом реверсивного счетчика 17.25 Схема 20 управления реверсированием выполнена,в виде триггера 29, установочный и сбросовый входы которого через вентили 80 и 81, вторые входы которых подключены к выходам триггеров 11 и 12, соединены с выхо дом счетчика тактов 21, а выходы через вен.тили 32 и 33, вторые входы которых соединены с выходами вентилей 9 и 10 соответственно, подключены ко входам реверсивного счетчика 17.Генератор одиночных импульсов 34 подклю чен к сбросовому входу реверсивного счетчика и к схеме хранения 15.Кроме того, выходы генератора 34 и схемы 19 установки начальных условий подключены через собирательную схему 35 к сбросовому 10 входу счетчика тактов 21.Все параметроны разбиты на три группы 1, 11, П 1 в соответствии с трехфазной накачкой.Работает запоминающее устройство следую щим образом.Перед информацией записывается стартовый импульс. Импульсвышедший из линии задержки 1, появляетсяна выходе одного из ключей-преобразователей 2 4 (или, в край нем случае, двух при скважности радиоимпульсов накачки 0,5) и поступает на схему фазирования 5. При этом он проходит через те из параметронов 22 - 26, которые связаны с данным ключом-преобразователем. Пройдя 25 схему фазирования, стартовый импульс может появиться на выходе б или 7. Может случиться, что он не появится ни на одном из них. Соответственно перейдет,в состояние единица триггер 11 или 12, или не перей дет ни тот, ни другой. Но при этом всегда стартовый импульс, появившись на выходе 8, переводит в состояние единица триггер 13, задающий рабочую часть цикла.35Триггеры 11,и 12 выбирают на данный циклбезопасный канал из трех входных параметронных вентилей, через которые должна пройти информация,С выхода 8 схемы фазирования через один 40из вентилей 14 (тот, который выбран однимиз выходов дешифратора 16 в соответствии счислом, зафиксированным в счетчике 17) через собирательную схему 18 импульс проходитна вход линии задержки. При этом чем большее число зафиксировано в счетчике, тембольшая часть схемы хранения включается вцепь рециркуляцни запоминающего устройства. Увеличение кода в реверсивном счетчике на единицу соответствует увеличению задержки запоминающего устройства на одинтакт.1 аким образом, за каждый цикл работызапоминающего устройства происходит:а) перестройка схемы фазирования с целью временного согласования импульса с выхода линии задержки с тактами накачки параметронов;б) выбор вентиля 14, подключающего ккольцу памяти ту или иную часть схемы хранения с целью обеспечения постоянства периода рециркуляции запоминающего устройства,Рассмотрим сначала работу схемы фазирования, 65 Как уже упоминалось, триггеры 11 и 12управляют работой схемы фазировапия, выбирая,на данный цикл безопасный канал изтрех входных параметронных вентилей, черезкоторые должна пройти информация,При этом возможны три случая:1) триггеры 11 и 12 в состоянии нуль -открыты параметронные,вентили 23, 24 и 25(приоритет по 24);2) триггер 11 в состоянии единица, триггер 12 в состоянии нуль - открыты параметронные вентили 22, 23 и 24 (приоритетпо 23);3) триггер 11 в состоянии нуль, триггер 12 в состоянии единица - открытыпараметронные вентили 24, 25 и 26 (приоритет по 25).Рассмотрим эти случаи более подробно.1, Пусть стартовый импульс появился навыходе ключа-преобразователя 4. При этомон поступает на вход параметронного вентиля24. Так как остальные входные параметрон.ные вентили закрыты (нуль), то благодаря инверсной связи между параметронами26 и 24 последний открыт для прохождениястартового импульса,Стартовый импульс через собирательнуюсхему проходит,на выход 8 и через один извентилей 14 - в кольцо памяти запоминающего устройства, переводя при этом триггер13 в состояние единица. Но триггеры 11и 12 остаются в состоянии нуль, Они блоки.руют параметронные вентили 26 и 27.Открыты для прохождения информациивентили 23, 24 и 25. Если за время цикла изменяется задержка линии и импульсы появляются на выходах ключей-преобразователей2 или 3, это не вызывает сбоев в работе, таккак,в этом случае информация идет через параметрон 25 или 23 соответственно и далеечерез собирательную схему - на выход схемы фазирования, Не вызывает сбоев и появление импульсов на выходе двух ключейпреобразователей (будет лишь подтверждениесигнала).2. Пусть теперь стартовый импульс появился на выходе ключа-преобразователя 3. Приэтом он поступает на входы параметронныхвентилей 23 и 26. Но вентиль 26 закрыт (триггер 12 - в состоянии нуль), Вентиль 23открыт благодаря инверсной связи с закрытого вентиля 25. Поэтому стартовый импульс,пройдя через вентиль 23 и параметрон 28 (открытый благодаря инверсной связи с триггера 12), появляется на выходе 6 и через вентиль 9 устанавливает триггер 11 в состояниеединица (при этом он также через собирательную схему проходит на выход 8 схемыфазирования, переводит триггер 13 в состояние единица и т. д.).Теперь уже закрываются вентили 25 и 26,зато открываются вентили 22, 23, 24 и 27(благодаря единичному состоянию триггера 11), Приоритетным является вентиль 23,но поступление информации на вентили 22 и50 55 60 65 о24 также не вызывает сбоев, поскольку все они объединены сооирательной схемои. Аналогично не нарушает нормальной работы и появление импульсов на выходах двух ключей-,преобразователей.3. Стартовый импульс появляется па выходе ключа-преобразователя 2. При этом он поступает на входы параметронных вентилей 22 и 25. Ооа вентиля открыты: вентиль 22 - благодаря инверсной связи с закрытого вентиля 24, вентиль 25 - благодаря инверсной связи с триггера 11, находящегося в нулевом состоянии. Стартовый импульс проходит через вентили 22 и 25, но в первом случае его дальнейшее прохождение блокирует закрытый вентиль 27, во втором он появляется на выходе 7 схемы фазирования и через вентиль 10 переводит триггер 12 в единичное состояние.При этом прохождение информации пазрешается только через вентили 24, 25 и 26. Через вентили 22 и 23 информация может пройти, но ее дальнейшее прохождение блокируют закрытые вентили 27 и 28 (первый - благодаря нулевому состоянию триггера 11, второй - благодаря единичному состоянию триггера 12), Приоритетным в данном случае является вентиль 25. Однако появление импульсов на входах вентилей 24 и 26 также не вызывает нарушений в хранящейся информацииии.В случае появления импульсов ца выходахдвух ключей-преобразователей опасность сбоя возникает лишь в том случае, когда рабочи.ми являются крайние из входных параметрических вентилей (22 и 24, 23 и 25, 24 и 26).Во избежание сбоя один из этик вентилей блокируется другим.Между стартовым импульсом и последующей информацией должен быть интервал минимум в два такта, необходимый для перестройки триггеров 11 и 12. После того как триггер 13 переходит в состояние единица, он блокирует вентили 9 и 10. Таким образом, вся последующая информация не вызывает перестройки триггеров 11 и 12. После прохождения через схему фаз ирования последнего бита информации триггеры 11, 12 и 13 сбрасываются в нуль сигналом с одного из выходов счетчика тактов 21, непрерывно пересчитывающего тактовые импульсы. Емкость счетчика определяется длительностью задержки запоминающего устройства, С одного из двух его выходов импульс окончания рабочей части цикла поступает на сброс триггеров 11, 12 и 13, с другого импульс переполнечия поступает на вход схемы установки начальных условий.В следующий цикл стартовый импульс снова появляется на выходе линии задержки, проходит схему фазирования и перестраивает триггеры 11 и 12 и т. д.Постоянство цикла рециркуляции запоминающего устройства ооеспечивается следующим образом. 10 15 20 25 30 35 40 45 6При пуске нулевое состояние реверсивно. го счетчика 17 с соответствующего выхода дешифраторя 16 открывает тот из вентилей И, который подключает наименьшую часть схемы храпения. При этом время задержки запоминающего устройства меньше наперед заданного. Пусковой (стартовый) импульс с генератора одиночных импульсов 34 проходит в кольцо памяти и сбрасьгвает при этом счетчик тактов 21, который начинает считать уже с нулл, Так как время задержки кольца памяти меньше заданного, стартовый импульс полвляетсл на выходе 8 схемы фазированил раньше, чем импульс переполнения счетчика тактов 21, и через схему 19 установки начальных условий проходит ня суммирующий вход реверсивного счетчика (выходной вентиль схемы установки начальных условий открыт вследствие инверсной связи с предыдущего параметропа, находящегося в нулевом состоянии благодаря нулевому состоянию триггера 13 и отсутствию сигнала переполнения счетчика тактов).Число в реверсивном счетчике увеличиваетсл на единицу, выбирается следующий выход дешифратора 16 и открывается уже другой пз вентилей И, подключаюгций к кольцу памяти еше часть схемы хранения из трех параметроновт. е. задержка запоминающего устройства увеличивается на один такт.При этом импульс с выхода схемы установки начальных условий через собирательную схему 35 снова перестраивает счетчик тактов 21 на раооту с нуля,Стаотовый ими"льс снова, теперь уже через другой вентиль 14, проходит в схему хранения, а затем через линию задержки - на схему фазирования (несколько параметронов межд выходом 8 схемы фязированпя и входом вентилей 14 включены для задержки сигнала с выхода схемы фазирования на время пепестройки реверсивного счетчика).Если опять время задержки запоминающего устройства меньше заданного, еще один импульс добавляется в реверсивный счетчик 17, выбирается очередной выход дешифратора 16, к кольцу памяти добавляютсл еше три параметрона и т. д. Наконец, стартовый импульс с выхода 8 схемы фазирования совпадает с импульсом переполнения счетчика тактов 21, и выход схемы установки, начальных условий блокируется. В реверсивном счетчике фиксируется код, выоирается соответствующий выход дешифратора 16 и через соответствующий вентиль И подключается часть схемы хранения таким образом. что время задержки запоминающего устройства становится равным наперед заданному, а именно - периоду работы счетчика тактов 21.Теперь запоминающее устройство готово к приему и хранению информации. Дальнейшее слежение за постоянством цикла рециркуляции запоминающего устройства осуществляет263285 где 10 15 20 25 30 7ся с помощью схемы 20 управления реверсированием.Работает схема следующим образом.После появления с выхода счетчика тактов 21 импульса окончания рабочей части цикла и сброса триггеров 11, 12 и 13 триггер 29 запоминает на время паузы, какой из триггеров 11 и 12 находился во время последнего цикла в состоянии единица и соответственно управляет добавлением в счетчик импульса или его вычитанием.Возможны соответственно три случая. Рассмотрим их подробнее,1, Пусть в предыдущем цикле триггер 11 находился в состоянии единица, а триггер 12 - в состоянии нуль (понижение температуры). Импульс окончания рабочей части цикла через вентиль 30 взводит триггер 29 в состояние единица. При этом открывается вентиль 33.Если в результате дальнейшего снижения температуры стартовый импульс появится на выходе 7 схемы фазирования, то через вентили 10 и 33 он пройдет на суммирующий вход реверсивного счетчика. Содержимое счетчика увеличится на единицу, и через соответствующий выход дешифратора 1 б и вентиль 14 к кольцу памяти добавятся еще три параметрона, которые скомпенсируют укорочение линии задержки,2. Пусть в предыдущем цикле триггер 11 находился в состоянии нуль, а триггер 12 - в состоянии единица (повышение температуры). Тогда импульс окончания раоочей части цикла через вентиль 31 устанавливает триггер 29 в нулевое состояние. Соответственно подготавливается вентиль 32.Если в результате дальнейшего повышения температуры стартовый импульс появится на выходе б схемы фазирования, то через вентили 9 и 32 он пройдет на вычитающий,вход реверсивного счетчика 17. Содержимое счетчика уменьшится на единицу и соответственно из кольца памяти исключатся три параметрона.3, Пусть в предыдущем цикле триггеры 11 и 12 находились в состоянии нуль. Тогда вентили 30 и 31 будут закрыты, и состояние триггера 29 не изменится. Но оба вентиля 32 и 33 все равно будут заблокированы, так как закрыты вентили 9 и 10,При повышении температуры в первом из разобранного случая и понижении во втором схема управления реверсированием заблокирована (вентили 9 и 10 закрыты), и изменение линии задержки компенсируется самой схемой фазирования. Количество разрядов реверсивного счетчика (и соответственно количество параметронов схемы хранения) определяется требуемым диапазоном изменения температуры (для примера на чертеже изображены лва разряда реверсивного с,етчика),35 40 45 50 55 60 65 8Количество параметронов и схемы хранения определяется из соотношенияЗТс аЛЬ 1 фСа)Тт Т,Т, - время прохождения сигнала через параметроны схемы хранения;а - температурный коэффициент расширения линии;1, - длина;ЖС - заданный интервал температур;Т, - длительность периода тактовыхимпульсов. Так как температура может измениться и в момент пуска, покажем, что работа схемы управления реверсированием не мешает установлению начальных условий.В самом деле, так как триггер 29 может при включении находиться в любом состоянии, то не исключено прохождение стартового импульса с выходов б и 7 схемы фазирования через вентили 9, 32 и 10, 33 соответственно на входы вычитания и сложения реверсивного счетчика.В первом случае состояние реверсивного счетчика не изменяется, так как вслед за вычитанием импульса через схему установки начальных условий в реверсивный счетчик добавляется единица (время установления начальных условий увеличивается на один цикл, что не играет роли). Во втором случае импульс добавляется в реверсивный счетчик, Второй импульс со схемы установки начальных условий блокируется задержкой сигнала с суммирующего входа реверсивного счетчика на один такт и возвратом его на этот суммирующий вход с инверсией.Предлагаемое запоминающее устройство выполнено на магниевой линии задержки и емкостных параметронах. В качестве ключа- преобразователя использован полупроводниковый диод, включенный в цепь связи между двумя параметронами, один из которых является эталонным. Нормально этот диод заперт и отпирается лишь импульсом с выхода линии задержки, Если амплитуда импульса с,выхода линии задержки мала и не отпирает диода, импульс предварительно усиливается (как и было в нашем случае),На вход линии задержки поступает радио- импульс непосредственно с параметрона схемы хранения (сложенный с эталонным).Аналогичное запоминающее устройство может быть выполнено на любой линии задержки, а также на магнитном барабане и любых трехтактовых мажоритарных элементах,Предлагаемое запоминающее устройство последовательного типа может найти широкое применение в качестве оперативного запоминающего устройства в параметроныых вычислительных машинах.263285 10 Предмет изобретения УГЛ ГГдг т ГШ ГЛ г у,ВГ Составитель А. А. Плащин Редактор Б. Б. федотов Техред А. А. Камышннкова Корректоры: М. Коробова и А. АбрамоваЗаказ 1322/18 Тираж 480 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва Ж-З 5, Раушская набд. 4/5 Типография, пр. Сапунова, 2 Последовательное запоминающее устройство по авт. св. Мв 195214, отличающееся тем, что, с целью стабилизации периода рециркуляции при изменении температуры, оно содержит дешифратор, счетчик, схему установки начальных условий, реверсивный счетчик и схему управления реверсивным счетчиком, входы ко торой подсоединены к выходам триггеров, а выходы подключены к управляющим входам реверсивного счетчика, один из которых сое динен через схему установки начальных условий со счетчиком тактов, а выходы реверсивного счетчика подключены через дешифратор ко входам вентилей схемы хранения.