Патенты с меткой «оперативной»

Страница 5

Устройство для контроля оперативной памяти

Загрузка...

Номер патента: 1292040

Опубликовано: 23.02.1987

Автор: Солонин

МПК: G11C 29/00

Метки: оперативной, памяти

...с регистров 4.Информацию в элементы 2, 4, 10, 11, .13, 15 записывают параллельно (т.е. практически одновременно) через их входы Д 7 с параллельных регистров, в частности выходных портов управляющей ЭВМ, например, "Электро-. ника К 1-20". Осуществляют это любыми известными путями. После записи информации в элементы 2, 4, 10, 11, 13, 15 подают тактовые импульсы на шину 18.По переднему фронту тактового импульса происходит сдвиг информации в,регистрах 4 и счет в счетчиках 10 и 11. По его заднему фронту происходит исполнение счетчиком 2 команды, код которой установлен на его управляющих входах, т.е, на выходах регистров 4, например, команды счет вперед, счет назад, запись с параллельных входов 5, или 6, или 8, или 9. По заднему фронту...

Устройство для обмена данными между оперативной памятью и внешними устройствами

Загрузка...

Номер патента: 1295404

Опубликовано: 07.03.1987

Авторы: Вайзман, Качков, Рымарчук, Чеховских

МПК: G06F 13/00

Метки: внешними, данными, между, обмена, оперативной, памятью, устройствами

...при выводе из БФФО 4 при следующем обращении к ОП.Между обращениями к ОП при записи или чтении байтов, передаваемых между БФФО 4 и блоком 1 памяти содержимое счетчика 59 модифицируется на -1 по сигналу, поступающему на вход 28 счетчика с выхода блока 3 управления. Сигнал равенства нулю счетчика 59 с выхода элемента И 60 говорит о том, что блок 4 готов к очередному обращению к ОП. Таким образом, при выполнении операций ввода с цепочкой данных константа обмена в счетчике формата обмена позволяет отделить байты текущего и предыдущего управляющих слов канала. Это позволяет принимать в пределах блока 1 памяти данные, поступающие с ВУ, не ожидая смены управляющих слов канала.При выполнении операций вывода с цепочкой данных, не...

Устройство для контроля оперативной памяти

Загрузка...

Номер патента: 1295455

Опубликовано: 07.03.1987

Авторы: Вариес, Култыгин

МПК: G11C 29/00

Метки: оперативной, памяти

...блоке 8 управления, четвертый выход дешифратора двухразрядного счетчика блока 9 дешифраторов, элементы И 37, ИЛИ 35, триггер 34 в формирователе 6 числовых сигналов) причем изменение состояний перечисленных элементов происходит по заднему Фронту ВИ 1. Таким образом происходит переход к второму этапу проверки КУ, который определяется наличием разрешающего сигнала на втором выходе дешифратора цвухразрядного счетчика блока 9 дешифраторов. Блок 8 управления формирует реяим записи, а также управляющие импульсы в счетчики строк и столбцов,В течение всего второго этапа счетчик выбора микросхем остается в нулевом состоянии. С выхода формирователя 6 числовых сигналов подается единичный сигнал на третий выход устройства, При записи единичной...

Устройство управления распределением оперативной памяти

Загрузка...

Номер патента: 1298754

Опубликовано: 23.03.1987

Автор: Мазаник

МПК: G06F 12/00

Метки: оперативной, памяти, распределением

...данной работе устройства. По вхо-ду 43 устройства поступает сигнал,который обнуляет триггер 17 (счетчик 2 в этот момент времени должен 20закончить свой цикл работы и находить.ся в нулевом состоянии, т.е, размеры всех свободных областей памяти изблока 3 были проанализированы) и ус-.танавливает в единичное состояниетриггер 18.При этом содержимое счетчика 1увеличивается на единицу, код начального адреса -й свободной области памяти поступает на выход 51 устройства (на выход 52 поступает сигнал сформирователя 7), суммируется с кодом размера требуемой области памяти(из регистра 11) сумматором 9 и записывается .в регистр 13, содержимое 35которого выдается на выход 48 устройства, сигнал на выходе "Меньше"элемента 16 сравнения обнуляет 3-йрегистр...

Устройство для формирования теста оперативной памяти

Загрузка...

Номер патента: 1302322

Опубликовано: 07.04.1987

Авторы: Август, Гноевая, Зыков

МПК: G11C 29/00

Метки: оперативной, памяти, теста, формирования

...0010, а триггер 3 - в состояние 1, поэтому с прямого выхода триггера 3 на управляющий вход счетчика 1 поступает сигнал 1. В последующие такты происходит считывание информации по всем адресам, а также занесение начального адреса группы со счетчика 5 импульсов по модулю К в блок 6 суммирования,Затем происходит запись новой кодовой комбинации 0010 по той же группе адресов, а по окончании записи триггер 3 вновь переключается в состояние 1 и снова устанавливается режим Считывание информации по всем адресам.После записи кодовой комбинации 1111; второй счетчик 2 переключается в состояние 000 и на выходе элемента ИЛИ-НЕ 4 появляется 1. После записи кодовой комбинации 0000 счетчик 2 переключается в состояние 0.01 и на выходе элемента...

Устройство для контроля оперативной памяти

Загрузка...

Номер патента: 1302325

Опубликовано: 07.04.1987

Авторы: Иванова, Скобелев, Хаимов

МПК: G11C 29/00

Метки: оперативной, памяти

...запись - считывание с полным перебором необходимо шестнадцать периодов тактовой последовательности, так как при обращении к каждой паре ячеек из всевозможных в режимах записи и считывания необходимо проверить четыре возможные комбинации состояния ячеек: 00, 01, 10, 11. Поэтому смена пар адресов происходит раз в шестнадцать периодов тактовой последовательности по импульсу переноса, поступающему со счетчика 24 длительности. Адресные сиггналы с выходов счетчиков 9 и 10 адресов поступают на информационные входы мультиплексора 2, где коммутируются на выход в соответствии с сигналом управления, тем самым обеспечивая однозначность обращения к паре ячеек. С выхода мультиплексора 2 адрес поступает на соответствующие входы формирователя 5...

Устройство для контроля блоков оперативной памяти

Загрузка...

Номер патента: 1314388

Опубликовано: 30.05.1987

Автор: Иванов

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...равным ближайшему целому числу, большему числа 1 + 1 о 82,В конце цикла считывания вновь срабатывает триггер 5. К этому моменту счетчик 7 в процессе своего счета устанавливается в состояние и.: Это состояние дешифрируется дешифратором 8. В момент срабатывания триггера 5 на тактовом входе триггера 12 20 возникает перепад напряжения, по которому он устанавливается в состояние, соответствующее сигналу на его информационном входе. Если дешифра 25 тор 8 в этот момент открыт, триггер 12 устанавливается в состояние "1", при котором на его инверсном выходе сигнал неисправности отсутствует.При любом другом состоянии счетчика30 7 на инверсном выходе триггера 12 появляется сигнал неисправности, которыйхранится в триггере 12 до поступления на...

Устройство для сопряжения каналов ввода-вывода с оперативной памятью

Загрузка...

Номер патента: 1322298

Опубликовано: 07.07.1987

Авторы: Егорова, Карпейчик, Пронин, Цесин

МПК: G06F 13/00

Метки: ввода-вывода, каналов, оперативной, памятью, сопряжения

...9 формирования кода модификации по значению младших разрядов адреса данных, полученному от блока 7, и значению разрядов счета данных, полученному от коммутатора 2, вырабатывается код модификации. Код модификации выдается иэ блока 9 на выход 27 устройства и используется для модификации адреса данных и счета байтов, Эта модификация для встроенных каналов обычно выполняется н процессоре, для автономных каналов может выполнятьсян каналах.В блоке 9 младшие разряды адреса данных со связей 93-95 подаются на информационные входы дешифратора 29, младшие разряды счета со связей 68- 70 подаются на информационные входы дешифратора 30. Управление дешифратором 30 производит разряд счета, поступающий по связи 71. При счете больше или равном 8 сигнал со...

Устройство для контроля блоков оперативной памяти

Загрузка...

Номер патента: 1336123

Опубликовано: 07.09.1987

Авторы: Блажевич, Новик

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...Вход данных имеет постоянноенулевое состояние во время первого цикла адресного перебора теста (режим чтения 1/запись 0) и постоянное единичное состояние во время второго цикла адресного перебора теста (режим ЧТЕНИЕ О/ ЗАПИСЬ 1). Во время действиячетырехтактного сигнала ЧТЕНИЕ в двух первых тактах имеет место запрет чтения, в третьем такте раз решение чтения, в четвертом вновь запрет чтения, и выходные сигналы контролируемого блока оперативной памяти в соответствии с ее таблицей состояний/переходов отличаются от 15 этих двух режимов (при запрете чтения - обычно высокоимпедансное состоя. ние, при разрешении чтения - соответствующая записанная ранее информация О/1). Поэтому будут выявлены 20 такие неисправности, которые привели бы к...

Устройство для контроля блоков оперативной памяти

Загрузка...

Номер патента: 1348912

Опубликовано: 30.10.1987

Авторы: Второв, Куканов, Соловьев

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...Если сбойслучайный, то по истечении 0,5-5 спосле сигнала "Запуск" устройство переходит к контролю по следующим адресам и разрядам блока 34 памяти,При контроле для определения области устойчивой работы блока 34 меняется напряжение питания на границах допустимых зон. При появлениисбоя регистр 7 фиксирует адрес, покоторому произошел сбой, и разряд,в котором он произошел. Формирователь 9 с периодом Т = 1 с подает сигнал "Запуск" на блок 1 управлениядо тех пор, пока питающее напряжениене достигает значения, при котором 25блок 34 памяти работает устойчиво,В режиме контроля хранения информации при кратковременном отключении питания устройство работает следующим образом. 30Осуществляется запись любого теста ( тяжелый код, шахматнь 1 й порядок",...

Устройство для контроля блоков оперативной памяти

Загрузка...

Номер патента: 1358003

Опубликовано: 07.12.1987

Авторы: Макарова, Пчелинчев, Соков

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...4 Т)ЗП на каждое обращение за.писи выполняется семь обращений воспроизведений.В то же время при установке на переключателях ПК - ПКЗ кода 010, на переключателях ПК 4 - ПК 6 кода 100 и переключении тумблера 4 Т)ЗП/4 Т(ЗП в положение 4 Т(ЗП на каждое обращение воспроизведения выполняется семь обращений записи.Таким образом, путем установки соответствующих кодов на переключателях тумблерного регистра и переключения в необходимое положение тумблера 4 Т)ЗП/4 Т( ЗП можно задать необходимую величину Кобр. В то же время, устанавливая на переключателях ПК 1 - ПКЗ код 000(2), а на переключателях ПК 4 - ПКб, отличный от нулевого, можно задать режим постоянного воспроизведения с частотой обращения, определяемой состоянием переключателей ПК 4 ПК б,...

Устройство адресации оперативной памяти

Загрузка...

Номер патента: 1361566

Опубликовано: 23.12.1987

Авторы: Ефимов, Зарецкий, Костюченко, Мазаник

МПК: G06F 13/00

Метки: адресации, оперативной, памяти

...16. Эта сумма равна адресу последнего в списке объема размером С. Затем от содержимого счетчика отнимается единица и он начинает указывать на предпоследний (невыделенный) массив. Если выделенный массив является единственным в списке, то по цепи ИЛИ-НЕ 13 - элемент 4 задержки - элемент ИЛИ 3 обнуляется С-й триггер 5.При записи подаются коды 18, 22 и 25 объема свободного массива, признаки записи и адреса этого массива, К-й выход дешифратора 1 через К-й элемент И 2 включает в единичное (подтверждает) состояние триггер 5, прибавляет единицу к содержимому счетчика 12 и через элемент ИЛИ 9 и коммутатор 15 выдает на выход 26 адрес, равный сумме содержимого регист.ра 10 и нового содержимого счетчика 12. По этому адресу (адресу последнего массива...

Устройство для автоматизированной оценки состояния оперативной памяти

Загрузка...

Номер патента: 1377038

Опубликовано: 28.02.1988

Авторы: Кореневский, Плотников

МПК: A61B 5/16

Метки: автоматизированной, оперативной, оценки, памяти, состояния

...паузы второй генератор 3 меток по своей второй шине (сигнал БУГ)готовит блок 6 управления к новому такту,а сигналом тирад по первому выходу зажигает цифру-инструкцию на цифровом табло 13. Код цифры-инструкции поступает нацифровое табло 13 через вторую схему ИЛИ12 из первого блока 10 памяти. Адрес циф 137703818 импульсов счета, который открывает вторую схему И 19, разрешая прохожде ние тактовых импульсов, кодирующих время латентного периода, от первого генератораметок времени в специализированный вычислитель 20. Реакция испытуемого заключается в нажатии на пульте 16 испытуемого кнопокДа или Нет, что приводит к появлению импульса соответственно на первомили втором выходах указанного пульта. Получив сигнал по своему четвертому или пятому...

Устройство для тренировки и контроля оперативной памяти оператора

Загрузка...

Номер патента: 1392587

Опубликовано: 30.04.1988

Автор: Иванов

МПК: G09B 9/00

Метки: оперативной, оператора, памяти, тренировки

...клкч 14, и первый поступивший код передается в коммутатор 7 При наличии корректирук. щего сигналы делитель 6 выдает сигнал в элемент 16 при втором, третьем и т.д. (т.е. заданном с пульгы 4) поступлении коды, соответствующего наиной длине последовательности. Распределитель 12, управляемый от шифратора 11, подключает блок 9 к регистрам блока 15, обеспечивая ра дельную запись результатов для последователь ностей информационных сигналов различной длины. Формирователи,3 выдают слу чайные коды, определяющие выбор адресов (строк) регистров 5. Столбцы, определяющие разрядность информационных сигналов, выбираюгся с пульты 4. Выбранные информационные сигналы с регистров 5 через коммутатор 7, определяющий в соответствии с поступившим на...

Устройство для контроля оперативной памяти

Загрузка...

Номер патента: 1401520

Опубликовано: 07.06.1988

Авторы: Дебальчук, Дмитриев, Косарев, Рожков, Солошенко

МПК: G11C 29/00

Метки: оперативной, памяти

...выхода триггера 22 разрешает прохождение тактовых импульсов с делителя 12 частоты через элемент И 13 на счетчик 2 адресов, т,е. считывание информации из контролируемого блока 17 памяти продолжается. После формирования блоком 18 сравнения нового импульса неисправности процесс повторяется, После окончания первого цикла записи-считывания начинается второй цикл записи, выходы счетчика 4 циклов изменяют свое состояние и на информационный вход контролируемого блока 17 памяти поступает информация с выхода второго разряда счетчика 2 адресов после следующего переполнения которого наступает второй цикл считывания, и процесс повторяется. Во втором и последующих циклах считывания возможна ситуация, когда блоком 18 сравнения формируется импульс...

Устройство для исследования оперативной памяти

Загрузка...

Номер патента: 1404059

Опубликовано: 23.06.1988

Авторы: Борисов, Кухарский

МПК: A61B 5/16

Метки: исследования, оперативной, памяти

...его выход открывается и поступивший от генератора тактовых импульсов 26 сигнал удерживает триггер 27 в нулевом состоянии. При этом на входы сумматора 30 по модулю два поступает нечетное количество единичных импульсов, что удерживает на его выходе управляющий сигнал, поступивший на генератор 2 случайных сигналов и таймер 9, Смены сигнала на б.поке 14 индикации не происходит до тех пор, пока оператор не ответит на поступивший стимул правильно. Если время ответа оператора превышает запланированное (т. е, на накопительный элемент 22 таймера 9 не поступает сигнал с блока 1 управления), то поступившие сигналы с триггера 10 и блока 6 ввода ответов открывают выход таймера 9 (включается в работу генератор 23 тактовых импульсов) и на второй вход...

Устройство для обмена данными между группой каналов ввода вывода и оперативной памятью

Загрузка...

Номер патента: 1405063

Опубликовано: 23.06.1988

Авторы: Асцатуров, Василевский, Карпейчик, Мазикин, Пронин, Хамелянский

МПК: G06F 13/00

Метки: ввода, вывода, группой, данными, каналов, между, обмена, оперативной, памятью

...первым входом логических условий блока, единичный и нулевой выходы второго триггера являются выходами перезаписи блока,выход первого триггера соединен с вторым входом пятого элемента И, выход четвертого элемента И соединен с нуле вым входом тре тье го триггера, единичный вход которого соединен с выходом элемента ИЛИ,второй вход которого соединен с вторым входом второго элемента И и с выходом второго триггера, информационный вход которого соединен с выходом первого элемента И, второй вход которого соединен с единичным выходом первого триггера, нулевой вход которого соединен с выходом второго элемента И, второй вход которого соединен с единичным выходом первого триггера, нулевой вход которого соединен с выходом второго элемента И,...

Устройство адресации оперативной памяти

Загрузка...

Номер патента: 1417003

Опубликовано: 15.08.1988

Автор: Беляков

МПК: G06F 12/08, G06F 9/36

Метки: адресации, оперативной, памяти

...страницы памяти,)поступающий по шинам 5 З на вторые информационные входы блоков 16 памяти. Дешифраторы 10 всех блоков выборки производят опознание адреса А , и единичные сигналы с их вторых выходовподаются на информационные входы третьих триггеров 15. По сигналу признака обращения к устройству, поступающему на входы 7 блоков выборки и сних на синхровходы вторых 14 и третвих 15 триггеров, производится ихустановка соответственно в нулевое иединичное состояния. При этом единичный сигнал с прямых выходов третьихтриггеров 5 проходит на вторые входытретьих элементов И 19. Сигнал призсигнал с прямого выхода первого тригнака записи информации с входов 6 поступает ня первые входы третьих элементов И 9 и далее с их выходов на вхалы записи...

Устройство адресации оперативной памяти

Загрузка...

Номер патента: 1417004

Опубликовано: 15.08.1988

Авторы: Бойчук, Кужелюк, Лукенюк

МПК: G06F 9/36

Метки: адресации, оперативной, памяти

...страниц в каждом из блоков памяти определяется количествомстарших разрядов шины 1 адреса, заведенных на регистр 15 и элементИ 12, Например, если к ним подключено два разряда, то каждый из блоков 17 памяти разбит на четыре страницы,Устройство работает следующим образом.П р и м е р, Пусть каждый из блоков 17 памяти имеет 64 К байт памятии разбит на 4 стран 1. памяти, т,е,для адресации страницы используютсядва старших разряда шины адреса,Блок 4 памяти программ имеет 48 Кбайт памяти. Поле адресации условноделится на две зоны: первая составляет 48 К байт, вторая - остальные16 К байт.Если адрес требуемой ячейки находится в пределах первой зоны, т,е.хотя бы один из двух стерших резрддов кода адреса равен нулю, запрещающий...

Устройство для формирования теста оперативной памяти

Загрузка...

Номер патента: 1425789

Опубликовано: 23.09.1988

Авторы: Букин, Мешковский, Морозов

МПК: G11C 29/00

Метки: оперативной, памяти, теста, формирования

...заполнении счетчика 2 адресавсе происходит аналогично описанному, но в режиме чтения.В режиме чтения нулевым уровнемс выхода триггера 8 записи-чтениявключится элемент 6 запрета и заблокирует сигнал управления, по которому осуществляется прием параллельнойинформации в счетчик 2 адреса изсчетчика 4 циклов.При возврате триггера 8 записичтения в нулевое состояние содержимое счетчика 4 циклов увеличится на"1" и в очередном цикле "Лог,1" записана по адресу А + 1, где А - адрес запоминающего элемента проверяе. мой микросхемы, куда в предыдущем цикле записана "1".После завершения 2 циклов заиписи-чтения счетчик 4 циклов пере- , полнится и триггер 9 останова переключится в единичное состояние, разрешая инвертирование данных инвертором 7.После...

Устройство для сопряжения эвм с оперативной памятью

Загрузка...

Номер патента: 1451706

Опубликовано: 15.01.1989

Авторы: Дилендик, Кабишев, Комлик, Тищенко, Трущенков

МПК: G06F 13/00

Метки: оперативной, памятью, сопряжения, эвм

...анализа ошибки являются выходами устройства для подключения соответственно к первому, второму, третьему и четвертому входам ошибки ЭВМ, пятый выход блока анализа ошибки является выходом устройства для подключения к входу конца цикла ЭВМ, при этом единичный вы 1451706чика 28, что соответствует сбросу,При возникновении запроса в ОП вход22 и, следовательно, управляющий входсчетчика 28 устанавливаются в нуле 5вое состояние, что соответствует режиму счета, причем в этом случае насчетный вход счетчика поступает временная метка 20.Временная метка и выход счетчикаподбираются таким образом, чтобыотсчитываемый временной. интервал быпбольше времени обслуживания запросав ОП от наименее приоритетной ЭВМ.Причем на выходе счетчика получаетсясигнал...

Устройство для управления оперативной динамической памятью

Загрузка...

Номер патента: 1481850

Опубликовано: 23.05.1989

Авторы: Андреев, Беляков

МПК: G06F 12/00, G11C 11/406, G11C 7/08 ...

Метки: динамической, оперативной, памятью

...поступает на вы:-. ход 19 устройства, сигнализируя об окончании обработки канального обращения. Величина задержки элемента 5 определяется быстродействием накопителя. При выполнении обращения со считыванием информации на вход 151 устройства поступает единичный каналь" ный сигнал "Ввод", который, проходя через второй 2 и третий 3 элементы И-НЕ, поступает на выход 18 устройства и, проходя через второй элемент5 задержки, поступает на выход 19устройства,В режиме Формирования и обработки обращения с регенерацией информации устройство работает следующим образом. Инициализация запроса на регенерацию информации производства по переднему Фронту единичного сигнала с выхода генератора 13, который поступает на второй вход элемента И 12 и через него...

Устройство для контроля многоразрядных блоков оперативной памяти

Загрузка...

Номер патента: 1495854

Опубликовано: 23.07.1989

Автор: Петров

МПК: G11C 29/00

Метки: блоков, многоразрядных, оперативной, памяти

...2 тактов, т.е. ;когда на втором выходе счетчика 3 устанавливается уровень логической "1", происходит первый цикл считывания информации из БОП, В процессе считывания информации из БОП выходы шинного формирователя 12 данных под воздействием логической "1" на управляющем входе находятся в высокоимпедансном состоянии. Проинвертированная входным регистром 11 информация из БОП поразрядно сравнивается в блоке сравнения на группе сумматоров 13 по модулю два с информацией, хранящейся в БПП 10, Обобщенный результат сравнения появляется на выходе п-входоввто элемента И-НЕ 14, ко 14958546торый является выходом блока сравнения. При наличии ошибки в считанной информации на выходе и-входового элемента И-НЕ 14 появляется логи 5евческая 1 , к о...

Устройство для распределения ресурсов оперативной памяти

Загрузка...

Номер патента: 1501070

Опубликовано: 15.08.1989

Авторы: Бенкевич, Гребенюк, Зарецкий, Мазаник

МПК: G06F 12/00

Метки: оперативной, памяти, распределения, ресурсов

...Сигнал с,прямого выхода элемента ИЛИ 8 проходит через01070 5 15открытый (задержанным на элементе 7сигналом запроса) элемент И 10 навыход 20,устройства и входы блоков3, 14 и 15, Это сигнал наличия свободного массива нужного размера, впротивном случае выдается сигнал навыход 21 устройства,Адрес 22 и размер 24 с признаком20 выделения массива проходят наблок 3, который выдает сигналы занятия соответствующих листов памяти(путем обнуления соответствующих разрядов регистра 4). По признаку 20формирователь 14 формирует очереднойключ защиты памяти, который выдаетсяна выход 25, поступает на информационный вход памяти 15 и вместе с младшим разрядом режимазащиты 33 записывается по всем адресам, соответствующим обнуляемым разрядам регистра4 и...

Устройство для распределения оперативной памяти

Загрузка...

Номер патента: 1501073

Опубликовано: 15.08.1989

Автор: Бенкевич

МПК: G06F 13/00

Метки: оперативной, памяти, распределения

...соединении(С) блоков коммутации навы- ходе последнего выделяется код наименьшего из С рассматриваеиьгх,Таким образом, блоки анализа обеС- ,печивают выделение .только тех сегментов, размеры которых не меньше заданного, а блоки коммутации иэ выделенных выбирают сегмент минимального размера и соответствующий ему начальный адрес.Код .размера предоставляемого сегмента поступает на выход 22 устройства, причем максимальный код (все ,единицы) обозначает ситуацию, когда сегменты памяти заняты или нет073 5 15 О 1 свободного сегмента, размер которого не меньше заданного, Начальный адрес предоставляемОго сегмента памяти поступает на выход 23, В зависимости от кода на выходе 22 открывается элемент И 15 или элемент И 16. В случае...

Устройство для защиты информации в оперативной памяти эвм

Загрузка...

Номер патента: 1508217

Опубликовано: 15.09.1989

Авторы: Бояр, Городецкий, Писарчук, Ушко

МПК: G06F 12/16, G11C 29/00

Метки: защиты, информации, оперативной, памяти, эвм

...первого блока 4 сравнения, резервного источника 5 питания, одновибратора 6, коммутатора 7 напряжения блока 8 нагрузки, второго блока 9 сравнения и блока 10 индикации.Устройство работает следующим образом.Блок 4 непрерывно следит за напряжением основного источника питания. Если это напряжение падает или происходит недопустимое его понижение, например до уровня 4,75 В при нормальном уровне 5 В, блок 4 вырабатывает сигнал, открывающий стабилизатор 3 напряженияПитание от резервного источника 5 по шинам 2 поступает в мик- роЭВМ, При восстановлении основного источника сигналом перехода из "1" в "0" от блока 4 запускается одновибратор 6. На выходе одновибратора появляется импульс, открывающий коммутатор 7, Напряжение, возникающее на блоке 8...

Устройство оперативной калибровки сейсмических каналов

Загрузка...

Номер патента: 1509770

Опубликовано: 23.09.1989

Авторы: Анвадим, Дараган, Кевлишвили, Коновалов

МПК: G01V 1/16

Метки: калибровки, каналов, оперативной, сейсмических

...вьссоде 9, 10 и т,д, пересчетной схемы частота меандров Й , Йи т.д, в два раза меньше предыдущей,Количество частот, на которых ведуткалибровку, определяется шириной частотного диапазона канала, для определенности рассматривается устройство,позволякцее вести калибровку на семичастотах, 30Напряжение на выходах пересчетнойсхемы является однополярным, а егоамплитуда зависит как от напряженияпитания схемы, так и от индивидуальных особенностей элементов на выходекаждой пересчетной ячейки, поэтомусигнал с каждого из выходов пересчетной схемы управляет соответствующимформирователем блока 5 формирователейпо входам 15-21На выходах формирователей отрицательная амплитуда каждого меандра равна по модулю положительному напряжению Ц+ источника...

Устройство распределения оперативной памяти

Загрузка...

Номер патента: 1509909

Опубликовано: 23.09.1989

Автор: Бенкевич

МПК: G06F 12/00

Метки: оперативной, памяти, распределения

...выделяются по выходам 26.Блок сортировки (фиг. 2) работает следующим образом.40 В исходном состоянии триггеры 33и 38 обнулены с их инверсных выходовснимается сигнал логической "1", который открывает ключи 34 и 39.По первой группе входов 43 коды45 размеров массивов памяти через открытые ключи 34 и 39 поступают на входыэлементов 40 сравнения и коммутаторов 41, по второй группе входов 44му входу элемента 40 сравнения больше, либо равен, кода по второму входу, то ца выходе элемента 40 сравне- ния логическая "1", коммутаторы 41 и 42 открыты по первому информационному входу, В противном случае коммутаторы открыты по второму информационному входу, Таким образом, на выходе первого коммутатора 41 Я-й ячейки 10 коммутации всегда...

Устройство сопряжения процессора и оперативной памяти

Загрузка...

Номер патента: 1517031

Опубликовано: 23.10.1989

Авторы: Волошин, Долголенко, Засыпкин

МПК: G06F 13/00

Метки: оперативной, памяти, процессора, сопряжения

...на него приходит синхроимпульси на его информационном входе присутствует логический "0", состояниеего нулевого выхода не изменяется,исигнал БЕАР, инициализирующий циклчтения ОЗУ, не возникает,В режиме запрета чтения операндапри возникновении цикла регенерацииОЗУ в момент выборки безадресной команды для обеспечения сохранности информации в таком ОЗУ необходимо периодически проводить специальные циклы регенерации, при которых обращениек нему запрещено, так как можно получить неопределенную информацию, Поскольку ОЗУ и процессор работают вобщем случае асинхронно, то такойцикл может возникнуть при выполнениилюбой микрокоманды, в том числе и вмомент выполнения центральным процессором нулевой микрокоманды подпрограммы выборки безадресной...

Устройство для сопряжения между эвм, оперативной памятью и внешним запоминающим устройством

Загрузка...

Номер патента: 1531103

Опубликовано: 23.12.1989

Авторы: Терзян, Туманова, Чахоян

МПК: G06F 13/00

Метки: внешним, запоминающим, между, оперативной, памятью, сопряжения, устройством, эвм

...селекторов, с выхода модифицируется содержимое счетчика5 адреса и в ВЗУ записывается второеслово, считанное из ОП. Циклы чтениеОП - запись ВЗУ повторяются до техпор, пока содержимое счетчика 2 ин 10 15 20 25 30 Формации, производящего счет на уменьшение, не будет равно нулю. Сигнал окончания обмена с выхода счетчика 2 информации гоступает на вход 14 регистра 40, сбрасывает сигнал подтверждения запроса и, если разряд разрешения прерывания регистра 3 состояния установлен в единичный логический уровень, Формирует сигнал запроса прерывания.С установкой сигнала подтверждения запроса (выход 17 регистра 40) в нулевой логический уровень одновибратора 41 останавливается, разряд готовности регистра 3 состояния устанавливается в единичный уровень,...