Патенты с меткой «оперативной»

Номер патента: 1160474

Опубликовано: 07.06.1985

Авторы: Акопов, Маркарян, Чахоян

МПК: G11C 29/00

Метки: информации, кодирования, оперативной, памяти

...поступившей с входов 16.1-16.64 на его входы 18.1-18.64 согласно Н матрице, описанной в таблице. В таблице буквами К - Кз отмечены строки, согласно которым происходит формирование восьми контрольных разрядов на выходах 19.1 19,8 элементов 24,1-24.8 сложения по модулю два генератора 11. Каждое ПЗУ 23.1-23.8 в генераторе 11 производит кодирование согласно подматрице 1 информации, установленной на адресных шинах. Тогда для формировапия контрольного разряда на выходе 19,1 элемента 24.1 сложения по модулю два подаются согласно таблице на входы элемента 24 . 1 сложения по модулю два первый выход 25.1 первого ПЗУ 23.1 (соответствующего подматрице 1), шестой выход 28.6 четвертого ПЗУ 23.4 (соответствующего подматрице 1 Ч), пятый выход 29.5...

Номер патента: 1161992

Опубликовано: 15.06.1985

Автор: Савельев

МПК: G11C 29/00

Метки: оперативной, памяти

...к одним из входов усилителей 19 считывания и кпервому входу второго элемента ИЛИ13. Другие входы усилителей 19 считывания подключены к третьим выходам20 устройства, а выходы - к входамблока 7 индикации. Выход первогоэлемента И 8 подключен к второмувходу третьего элемента ИЛИ 14,выход которого подключен к входамвторого счетчика 11, к третьему входу второго элемента ИЛИ 13 и к счетному входу третьего счетчика 12,первый выход которого подключен квторым входам элементов И 4 второйгруппы, второй выход - к вторым входам элементов И 5 третьей группы,атретий выход третьего счетчика 12подсоединен к второму входу второгоэлемента И 9,Динамический режим контроля оперативной памяти заключается в снятии. области устойчивой работы сначала при...

Номер патента: 1161993

Опубликовано: 15.06.1985

Авторы: Бабкин, Самарин, Ченцова

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...дополнительного элемента И, другой вход которого является первым входом блока, выход второго дополнительного элемента И подключен к входам формирователей импульсов группы, первые выкоды которых подключены к входу делителя частоты, вторые выходы - к второму входу первого дополнительного элемента И, третьи выходы являются другим выходом блока, а первый и второй входы третьего счетного триггера являются вторым входом блока, вьР- ход формирователя сигналов сброса подключен к третьему входу третье 1161993го счетного триггера, выход датчика тестовых сигналов подключен квходам буферного регистра,На чертеже представлена Функциональная схема устройства 3для контроля блоков оперативнойпамяти.Устройство содержит блок 1управления, соединенный с...

Номер патента: 1170628

Опубликовано: 30.07.1985

Авторы: Любавский, Матлин, Суслов, Титов, Хаит, Чарихов

МПК: H04M 3/00, H04M 9/08

Метки: громкоговорящей, оперативной, связи

...сигналов вызова и взаимодействия от абонентских пультов 1. При этом на каждом цикле осуществляется поочередный опрос сигналов вызова и взаимодействия от абонентских пультов 1, имеющих одинаковые номера во всех группах, начиная с первого номера абонентского пульта 1 первой группы. В следующем цикле опрашиваются вторые номера абонентских пультов 1 всех групп и так далее, при этом, после считывания информации с выхода преобразователя 3 1-ой группы, сначала в регистр 4 этой группы записывается номер следующего абонентского пульта 1, а затем второй блок 8 управления переходит к считыванию информации с выхода преобразователя 3 1+ группы.Для реализации такого порядка работы второго блока управления 8 служат второй счетчик 14, содержимое...

Номер патента: 1180908

Опубликовано: 23.09.1985

Авторы: Вайзман, Качков, Чеховских

МПК: G06F 13/00

Метки: внешним, данными, между, обмена, оперативной, памятью, устройством

...адреса,но которому содержимое счетчика 2 55увеличивается на +1. Одновременносигнал модификации адреса поступаетна второй управляющий выход 14 устройства, сообщая ВУ, что данныеприняты в устройство и их можно снимать с шины 12. Аналогичным образомв блок 3 памяти записываются следующие байты данных,Параллельно с процессом записиданных в блок 3 памяти по запросамиз ОП происходит процесс считываниязаписанных данных иэ блока 3 памятии передачи их в ОП. Запрос иэ ОПпоступает через вход 10 запроса устройства на третий вход блока 7 управления. Блок 7 управления при наличиина выходе 21 сигнала разрешения чтения, вырабатываемого блоком 5 определения чтения-записи и поступающегона пятый вход блока 7 управления,вырабатывает на выходе 26 сигналчтения...

Номер патента: 1211738

Опубликовано: 15.02.1986

Авторы: Ефимов, Лучин, Мазаник, Степанов

МПК: G06F 13/00

Метки: оперативной, памяти, распределения

...сброса 15, признака режима записи адреса 16, признака режима чтения адреса устройства 17, выход признака отсутствия требуемого массива 18 уст ройства, вход начального адреса массива 19 устройства, выходы размера элементов массива 20 устройства, начального адреса массива 21 устройства.Устройство работает следующим образом.Предполагается, что распределяемая память организована в виде масси вов (спискон), элементы которых имеют размер, равный К слов (К = 1,2. ), Группа регистров 10 предназначена для хранения начальных адресов списков блоков свободной памяти. Первый регистр 10 хранит начальный адрес списка свободных блоков из одного слова, второй - из двух, третий - иэ трех, К-й - из К слов (К1,М, где М - число регистров 10). Все блоки,...

Номер патента: 1211809

Опубликовано: 15.02.1986

Авторы: Гринштейн, Новик, Сергеев

МПК: G11C 29/00

Метки: оперативной, памяти

...Т)ИГТЕОЭ т РЕ - ;."ТДВГс с г О)01,;)ИН)ттьй )Э ОП "ДКТ Ь 1 ХОПой С И" тДЛГО т)ДЗГ т ПЭ ттср)гтт 0 сттетттикэ 2 т( по-тт -,те ,. - я)реднО 1 инверси егс )дз 5 О:;, т 3.) "Мт г)РО)ГтС С, Н,.;. Э .;)3,)- -т,П 0С 1".; С;Д О Гт:,3 Э Э Ь ИЕ Ц. т ЯГо базово" о ЯДРесд Ри Д)ст;:,з; - .5ИМ СОСТС 5.г 5 д гс П "рсдс 53 с,СИГНЭЛОМ С 12-го )т:ХатЯ дс)В;(,ра. Кс Горлй ):;10 з)еьет 3(ин ср т( итР(ЕТ "г: - :;1 Й ,:ЧЕТЧИК 9 Т - П)0 Сд)1 смен;. базового адреса, 1 ас ол:Ку ИХ С Грсбо . Ксд Ь сс 1 ИНЭЕТСя т 1) .УЛВом сос. 05 Пии Б торо О сче Гчикся са еши)рдтор 7 строб руется при н,памяти.Устройство содер)кит генератор 1, ПЕОВЫй СчптЧИК 2, трИГГЕр и. С: ПСМЭТОРЬ (0 ЬОдЛЮ Два ПЕГ)БОИ ": т сгорай 5 групп, .Второй счетчик ,), цсшис)рятор 7, сумматор 8 по...

Номер патента: 1213484

Опубликовано: 23.02.1986

Авторы: Ефимов, Мазаник, Неффа, Степанов

МПК: G06F 13/00

Метки: оперативной, памяти, распределения

...элемент ИЛИ 12, элемент НЕ 13, элемент И 14, группу 15 элементов И, третий 16 и четвертый 17 блоки групп элементов И, второй коммутатор 18, группы 19 и 20 элементов ИЛИ, вход 21 и выход 22 элемента ны соответственно к выходу второгоэлемента И компаратора и к первомувыходу компаратора, второй выход которого подключен к выходу второгоэлемента ИЛИ компаратора, входы которого подключены к выходам третьего и четвертого элементов И компаратора, первый информационный входкомпаратора подключен к первым входам второго и третьего элементов Икомпаратора и через первый элементНЕ компаратора - к первому входучетвертого элемента И компаратора,второй информационный вход компара-.тора подключен к вторым входам третьего и четвертого элементов И...

Номер патента: 1226535

Опубликовано: 23.04.1986

Авторы: Дебальчук, Косарев, Рожков

МПК: G11C 29/00

Метки: оперативной, памяти

...всех адресов накопителя 7. Одновременно импульс с выхода ждущего мультивибратора 23 через элемент ИЛИ 9 поступает на установочный вход триггера 22 и обнуляет его. Единичный сигнал с инверсного выхода триггера 22 переводит накопитель 7 в режим записи, обнуляет счетчик 11 и переключает коммутатор 20, который соединяет адресные входы накопителя 7 с выходами счетчика 6, который уже сосчитал импульс, пришедший со ждущего мультивибратора 23 через элемент ИЛИ 9 и ключ 24. Одновременно этот импульс поступает на вход записи накопителя 7. Таким образом,в накопитель 7 записывается адрес неисправной ячейки контролируемого блока 17 памяти по адресу, определяемому общим количеством неисправностей, Одновременно с этой записью единичный сигнал с...

Номер патента: 1231540

Опубликовано: 15.05.1986

Авторы: Загайчук, Ткачук

МПК: G11C 29/00

Метки: оперативной, памяти

...10, элементов 1 Е 1 т-триггер 23.Генератор 2 (Фиг.5) состоит изрегистра 24 сдвига и сумматора 25по модулю два.Предлагаемое устройства рабгаетследующим образом.При нажатии кнопки 1(5 Пу(к :,а11инверсном выходе триггера 8 а(тамг.руется сигнал начальной устянан,переводящий все элемента( устройс.:вав исходное состояние, Однавремен анизкий потенциал с цругаго В 1 коцо 1триггера запрещает прохождение:и-.пульсов с генераторачерез элементИ 13 на вход счетчика 10, Послеотпускания кнопки 1(5 "Пуск" си;таяначальной установки снимяется и уст"ройстна начинает работу, Счетчик 10и элементы 11 и 11 вырабатьтваоцимпульсы синхронизации. "срзвнет.,и,:(, Эт,т, , г3 1231 Формула из обре тения1. Устройство для контроля оперативной памяти,...

Номер патента: 1244727

Опубликовано: 15.07.1986

Авторы: Марков, Семенов

МПК: G11C 29/00

Метки: оперативной, памяти, полупроводниковой

...контролируемойпамяти информация, Блок 7 слжит дляпоразрядного сравнения данных, считанных из проверяемой памяти по заданным последовательностям адресов,с данными, которые были записаныпо тем же адресам,Обнаружение несовпадения кодов, записанных и считываемых из памяти, свидетельствует о наличии неисправности (например, наличие постоянной "1" или "О")При совпадении на протяжении всего цикла контроля записанной и считанной информации осуществляется следующий цикл записи и считывания, Такие запись и считывание со сравне 1244727нием выявляют взаимное влияние между ячейками контролируемой памяти. Кроме того, возможно выявление адресных цепей, находящихся в состоянии постоянного "О" или "1", и коротко- замкнутых адресных цепей. При...

Номер патента: 1249588

Опубликовано: 07.08.1986

Авторы: Букин, Морозов, Муляр

МПК: G11C 29/00

Метки: интегральных, микросхем, оперативной, памяти

...не при нулевомадресе, а при первом.Таким образом, при каждом новомкадре записи информации адрес записываемой единицы последовательно увеличивается до 2 -1. После последнегокадра записи-считывания импульсов переполнения счетчика 4 кадров опрокидывается триггер 6 останова,Под воздействием сигнала с триггера 6 останова блок 5 сравнения выдает информацию, инверсную по отношению к той, которая выдается в первом цикле и которая записана в проверяемую микросхему 15.При каждом кадре работы устройства, при записи информации по 2 аднресам в микросхему 15 записываетсяодна единица и 2" -1 нулей, В процессе проверки микросхемы по первомуциклу считывается информация в 2"кадров и, следовательно, в счетчик12 результата в случае проверки исправной...

Номер патента: 1250270

Опубликовано: 15.08.1986

Авторы: Калнин, Санюкас

МПК: A61B 17/56

Метки: грудной, деформаций, клетки, коррекции, оперативной, сколиозе

...позвоночника со стабилизацией спондилодезом.Операцию проводят под интубацион ным наркозом в положении больного лежа на животе.Устраняют реберный горб. Паравертебрально на выпуклой стороне грудной клетки на месте наиболее выступающих ребер разрезают кожу, подкожную клетчатку и мышцы. Отведением прямых мышц спины в сторону обнажают намеченные к резекции ребра. (обычно 4 - 6 ребер). Разрезают надкостницу и поднадкостнично резецируют сегмент ребра длиной 3 - 25 4 см. Концы 2 и 3-го ребра соединяют трансоссальными швами. Сшивают тщательно надкостницу, послойно мышцы, подкожную клетчатку и кожу.Далее осуществляют пластику ребер на вогнутой стороне грудной клетки. Разреза- З 0 ют кожу, подкожную клетчатку и мышцы апаравертебрально на...

Номер патента: 1251174

Опубликовано: 15.08.1986

Авторы: Журавский, Забуранный, Загребной

МПК: G06F 9/00, G11C 11/406

Метки: динамической, оперативной, памятью

...отрицательный сигнал приоритета регенерации. Сигнал приоритета регенерации поступает на элемент 9 задержки и выход 13 устройства и может быть использован для переключения коммутатора адреса на передачу адреса регенерируемой строки.Через интервал времени, определяемый элементом 9 задержки (необходимый 40 для установления адреса на входах ИМС динамической памяти), одновибратором 10 вырабатывается сигнал приема и занесения адреса строки в ИМС динамической памяти при регенерации. 45После снятия сигнала приема и занесения адреса строки при регенерации одновибратор 11 вырабатывает парафазные сигналы паузы регенерации. Положительный сигнал паузы регенера ции по С-входу устанавливает триггер 24 в нулевое состояние, и тем самым...

Номер патента: 1254558

Опубликовано: 30.08.1986

Авторы: Ильюшенков, Макаров, Мещанов, Телицын

МПК: G11C 11/401, G11C 11/406

Метки: источник, оперативной, опорного, памяти

...К ьцгК+ К7(3) дцт = ц - ци - цро ф (4) К - крутизна транзисторов;ц - падение напряжения накрезисторах; где Схема предлагаемого источника опорного напряжения для входных буферов ИДП БИС содержит первый 1 и второй 2. резисторы К 1 и К 2 и первый 3 и второй 4 транзисторы, причем первый вывод первого резистора соединен с шиной 5 питания, первый вывод второго резистора - с общей шиной 6, сток и затвор первого транзистора соединен с вторым выводом первого резистора, исток второго транзистора - с вторым выводом второго резистора, исток первого транзистора соединен с затвором и стоком второго транзистора и образует выход 7 источника опорного напряжения.Предлагаемый источник опорного напряжения описывается системой ураннений; ц- ц - разность...

Номер патента: 1260970

Опубликовано: 30.09.1986

Авторы: Извозчикова, Карпейчик, Пронин, Хамелянский

МПК: G06F 13/00

Метки: данными, между, обмена, оперативной, памятью, периферийными, устройствами

...прямое") сумматор 15 выполняет вычитание, при его отсутствии (командыСчитывание обратное" и "Запись") - сложение. При корректной работе устройства сигнала ошибки с 10 блока сравнения 17 нет.Кроме того, в регистр 12 конца чтения с входа 23 устройства заносится информация о счете данных (пять разрядов, из которых в разряды 3,4 15 заносятся биты 15,16 счета данных из КСК, в разряды 0,1,2 заносятся биты 12,13,14 счета данных из КСК при нулевом значении битов 1-11 счета данных или разряды 0,1,2 устанавливаются 20 в комбинацию "111" при ненулевом значении битов 1 - 11 счета данных). По входу 18 на регистр 4 адреса зоны памяти поступает адрес ПФУ. Адрес ПФУ находится в регистре 4 все время вы.полнения обмена данными, подается на первый...

Номер патента: 1261014

Опубликовано: 30.09.1986

Авторы: Андреев, Иванов, Романов

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...) 2. Й 1 бОО (г)ОИОБОГО Фили тестового 7 числа осу(цсстнляетс 5 Но сиг Балу на входе 1, посту зющему нз формирователь 3; Бы.)лз бл:)кз 2. Адрес )Э в БИС 14 фоэмирлетс с:1 етчико. 4 или 5. Код дСсз с Быхолон ссчетчикон 4 и 5 через комму"1 зтОр 10 1 остуц 1 ст на Вход 1 36, т.(и адресные Входы ЬИС 4. Выбор кода адреса со сСтчи)са 5 или с етчика 4 осупсестзляется сигалом нз ныхоле 40. Адрес ЬИС 14 В блоке 12 формируетс.я счетчиком 7 или 8; через коммутатор 1 поступает нз входы делИфратора 13. ,Б(бор кола злс)с(з со счетчика 7 или 8 также Осуществляется сигналом нз выходе 1. Сигис рззрегпения выборки с выхола 22 псступает на входы ком)хтзторон 10 и 1. 1 С,од адреса н счетчике 6 и хе)яетс 5 Всегда:ким обрзом,;то равен эазности кодов...

Номер патента: 1262497

Опубликовано: 07.10.1986

Авторы: Андреев, Беляков

МПК: G06F 9/36

Метки: адресации, оперативной, памяти

...в первый режим работы, который обеспечивает возможность блокировки неисправных страниц блока 2 памяти или дальнейшее расширение информационного объема системы оперативной памяти за счет использования страниц блока 2 памяти, соответствующих зонам адресов регистров внешних устройств. При установке триггера 18 в нулевое состояние блоквыборки переводится во второй режим работы, в котором обращения к страницам блока 2 памяти соответствующих зонам адресов регистров внешних устройств, 20 запрешены.Перед началом работы сигналом Начальная установка с входов 6 - бп блоков выборки производится установка их первых 18 - 18 и вторых 19-9 итриггеров в нулевое состояние.Рассмотрим работу блока 1 выборки в первом режиме.С выхода регистра 13 адреса по...

Номер патента: 1265671

Опубликовано: 23.10.1986

Авторы: Ан, Дараган, Кевлишвили

МПК: G01V 1/16

Метки: калибровки, оперативной, сейсмографа

...сейсмометра 15 с калибровочной 16и рабочей 17 обмотками, усилителя 18и регистратора 19. При этом калибровочная обмотка сейсмометра соединенас выходом сумматора, а рабочая через усилитель - с регистратором.Схема калибровки работает следующим образом.Частоты генераторов 1-3 выбираюттак, что самая высокая частота соответствует верхней граничной частоте ЗОсейсмографа, каждая последующая частота ниже предыдущей, напрймер в двараза, а самая низкая частота равнаили меньше граничной частоты сейсмограФа.35Обоснование выбора шага по частоте. Спектр синусоиды, состоящей из п периодов, где и - целое число, определяется формулой-1 ) зз.п(7 пГ/Г, )2%, 1-(=/Г. ) При достаточно большом количестве периодов главный максимум спектра Я лежит на частоте Г...

Номер патента: 1265788

Опубликовано: 23.10.1986

Авторы: Карпова, Макарова, Радько, Слуцкин, Юркова

МПК: G06F 13/14

Метки: ввода-вывода, каналов, оперативной, памятью, сопряжения, устройством

...ИЛИ 80, элемент НЕ 81, элемент И 82, сдвигающий регистр 83,элемент ИЛИ 84, элемент НЕ 85, элемент И 86, элемент НЕ 87, узел фиксации наличия одного запроса 88, элемент ИЛИ 89.Блок 25 регистров входной информации (фиг,4) содержит группу регистров информации 90,Блок 3 регистров управляющих слов(фиг,5) содержит группу регистров 91номера канала, группу регистров 92адреса, маркеров, кода операции.Блок 13 формирования запросов(фиг.б) содержит первый элемент ИЛИ93, триггер 94, второй и третий эле-,менты И 95 и 96, элемент НЕ 97, первый элемент И 98,второй элементИЛИ 99. Блок - 4 регистров управления(фиг.) содержит элемент И 100, элемент ИЛИ 101, сдвигающий регистр 102,элемент И 103, элемент НЕ 104, элемент И 105, сдвигающий регистр...

Номер патента: 1265859

Опубликовано: 23.10.1986

Автор: Самойлов

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...вторым управляющим выходом и выходом признаканеисправности устройства.а 5 50 55 Изобретение относится к вычислительной технике и автоматике и можетбыть использовано для контроля магнитных и полупроводниковых блоковоперативной памяти.Целью изобретения является повыщение достоверности контроля.На фиг.приведена схема устройства для контроля блоков оперативнойпамяти; на фиг, 2 - схема формирователя управляющих сигналов; на Фиг,Зсхема счетчика адреса; на Фиг, 4схема блока установки адреса; нафиг. 5 - схема первого коммутатора;на фиг, 6 - схема блока сброса; нафиг. 7 - схема блока выбора адресасинхронизации; на фиг. 8 - схема блока сравнения адресов и циклов; наФиг. 9 - схема блока формированияпризнака операции; на фиг. 10 -...

Номер патента: 1267427

Опубликовано: 30.10.1986

Авторы: Егорова, Зильбергельд, Карпейчик, Пронин, Рымарчук

МПК: G06F 13/00, G06F 9/00

Метки: ввода-вывода, каналов, оперативной, памятью, сопряжения

...младший разряд маски (раз ряд 7). С мультиплексора 45 на связь 75 выдается старший разряд маски (разряд 0).Младшие разряды адреса данных посредством связей 79-81 подаются на адресные входы мультиплексоров 38-45 (по связи 79 поступает младший из разрядов, по связи 81 - стар-,ший из разрядов) . При этом разрешается передача информации с входов,выбираемых подаваемой адресной комбинацией, на выходы мультиплексоров.Так, при комбинации 011, поданаемой на адресные входы А 4, А 2, А 1 мультиплексоров, на выходы мультиплексоров 38-45 будет передана информация с входов Д , На выходах мультиплексоров, соответствующих разрядам с номерами, меньшими, чем восьмеричное число 1., определяемое комбинацией, подаваемой на адресные входы А 4, А 2, А 1,...

Номер патента: 1275548

Опубликовано: 07.12.1986

Авторы: Бучнев, Васильев, Карпунин

МПК: G11C 29/00

Метки: интегральных, микросхем, оперативной, памяти

...запишет единиКогда пропишется вся память,(п + + 1)-й разряд счетчика б адреса установится в состояние единицы, что разрешит работу цифрового компара- . тора 2 и переведет режим работы испытуемой микросхемы памяти в режим "Чтение", а п младших адресных разрядов двоичного управляющего счетчика обнуляется. Теперь в каждом тактовом импульсе происходит сравнение записанной в испытуемую микросхему памяти информации с младшим адресным разрядом, поступающим через мультиплексор 7 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8 на вторую группу входов цифрового компаратора 2. Если хотя бы по одному адресу произойдет несравнение, то регистратор брака 3 перейдет в состояние "Не годен" и заблокирует счет счетчика 6 адреса. Если несравнения не произошло, то счетчик...

Номер патента: 1278867

Опубликовано: 23.12.1986

Авторы: Мазикин, Пронин, Пыхтин, Хамелянский

МПК: G06F 13/00

Метки: ввода, вывода, группой, данными, каналов, между, обмена, оперативной, памятью

...информации с выхода регистра 135 хранения на информационный выход 137 блока,Блок дешифрации приоритета (фиг,б)содержит шесть мультиплексоров 149154, элемент НЕ 155, дешифратор 156,10информационный вход 157 блока, содержащий линии 158-165.Кроме того, блок микропрограммного управления содержит (Фиг. 2) выход166 занесения.Блок формирования работает следующим образом, На первые информа- б.ционные входы с первого по четвертыймультиплексоры 149-152 поступает. сгруппового входа 148 запроса блока20сигнал запроса от первого каналагруппы, На второй, третий и четвертый информационные входы с первогопо четвертый мультиплексоры 149-152поступают с группового входа 148 запроса блока сигналы запросов от второго, третьего и четвертого...

Номер патента: 1280642

Опубликовано: 30.12.1986

Авторы: Зильбергельд, Пронин, Пыхтин, Рымарчук, Хамелянский

МПК: G06F 13/00

Метки: ввода, вывода, группой, данными, каналов, между, обмена, оперативной, памятью

...элементов И-ИЛИ 37, При этом потенциалом с триггера 57 передачи данных блока 15 17 блокируется прием микрокоманд из памяти 28 микрокоманд блока 1 на первую группу элементов И-ИЛИ 37 и пропускается микрокоманда из блока 17, в ходе выполнения которой должен 20 производиться обмен данными между оперативной памятью и первой и второй группами регистров 15 и 16 через внутренние тракты процессора.Для управления прохождением дан ных блок 17 вырабатывает последовательность сигналов с выходов триггера 67 запроса передачи данных,триггера 68 первого цикла передачи, триггера 69 промежуточного цикла передачи,30 триггера 70 второго цикла передачи, а для управления первой и второй группами регистров 15 и 16 - с выходов первой и второй групп...

Номер патента: 1285459

Опубликовано: 23.01.1987

Автор: Мазаник

МПК: G06F 13/00

Метки: оперативной, памяти, распределения

...содержимое счетчиков 2 и 6 увеличивается на 5 1 О 15 20 25 30 35 40 45 50 55 единицу, а под запрос выделяется первая, никогда не использованная таблица.Режим 2: отказ от таблицы. В этом случае на вход 18 устройства поступает импульс, который по вычитающему входу уменьшает содержимое счетчика 2 на единицу (например (Ы - К+1) - 1= М - К и 1 Ч - К-й регистр 4 обнуляется), т.е. происходит возвращение свободной таблицы в файл справочников, и на эту таблицу (которой соответствует М - К-й регистр 4) указывает счетчик 2. Таким образом, в результате возврата таблицы соответствующий регистр 4 обнуляется и на него указывает счетчик 2. Режим 1: выделение памяти под таблицу, при этом ЯТ 2 ( ЯТ 6, В этом случае на вход 17 устройства поступает...

Номер патента: 1288707

Опубликовано: 07.02.1987

Авторы: Мазикин, Пронин, Хамелянская, Яновская

МПК: G06F 13/00

Метки: ввода, вывода, группой, данными, каналов, между, обмена, оперативной, памятью

...на группу элементов И-ИЛИ 20, управляющие .направлением загрузки первой и второй групп регистров 15 и 16, и на блок 17 управления,Для управления адресацией буфера данных используется триггер 108 обращения интерфейса, Если триггер 108 обращения интерфейса сброшен,при выполнении обмена данными между буферной памятью данных и группой регистров адресации буферной памяти до зоны (двойного слова) происходит с помощью триггера 111 выбора буфера процессора, а до слова - с помощью триггера 112 номера слова. Триггер 112 номера слова во время передачи двойного слова переключается, Если триггер 108 обращения интерфейса установлен, может выполняться обмен между буферной памятью 107 данных и регистром 106 данных. При этом адресация зоны происходит с...

Номер патента: 1290335

Опубликовано: 15.02.1987

Авторы: Ефимов, Зарецкий, Лебедев, Мазаник

МПК: G06F 12/00

Метки: оперативной, памяти, распределения, ресурсов

...единичных сигналов, следующих в группе входов 46 подряд, начиная с -го входа, те. числа незанятых объемов памяти. На шифраторах43 группы распределенный код преобразуется в двоичный, -й элементИ 41 группы вырабатывает признак начала нового свободного массива вслучае единичного значения (1.+1)-гои нулевого значения -го входов 46.По этому признаку на (1+1)-м шифраторе 42 группы вырабатывается двоичный код адреса, равного адресу(1+1) -го распределяемого объема впамяти (в простейшем случае этот адрес равен +1). Признаки начала свободных массивов, их размеры и адре-са с выходов элементов И 41, шифраторов 43 и 42 поступают на коммутаторы 44, которые выдают коды 47объема и 48 адреса первых М свободных массивов памяти, Если число свободных...

Номер патента: 1290417

Опубликовано: 15.02.1987

Авторы: Нестеренко, Пельтек, Попов, Редько

МПК: G11C 11/00, H02J 9/06, H02M 7/04 ...

Метки: включающей, долговременной, оперативной, памяти, процессор, себя, узлы, электронно-вычислительной, электропитания

...при наличии сетевого напряжения с допустимой амплитудойна первсм и втором выходе делителячастоты имеется логическая единицаСигналы на выходах делителя частотыне изменяются и при кратковременномпропадании либо уменьшением величинысетевого напряжения (фиг.2, ,сй ).При этом ЭВМ 4 находится в обычномрежиме, так как во время кратковременного сбоя электропитания.преобразователь, 3 напряжения получает энергию от буферного источника 2 постоянного напряжения.При длительном отсутствии сетевого.напряжения (11: ) из-эа конечной емкости буферного источника 2 постоянного напряжения необходимо защититьинформацию, находящуюся в быстродействующем, но энергозависимом узле 6оперативной памяти. С этой целью напервом выходе делителя частоты таймера 11...

Номер патента: 1291992

Опубликовано: 23.02.1987

Авторы: Заблоцкий, Цесин

МПК: G06F 12/00

Метки: оперативной, памятью

...записи во время синхросигнала Т . 20Режим цЧтецие адреса" предназначен для считывания строк таблицы страниц, размещенной в блоке 7. Выбор строк накопителей 57-59 и 79 осуществляется также, как в режиме "За лись адреса", Считанная из накопителей 79, 57-59 информация подается на вход коммутатора 13 (при наличии потенциального сигнала на управляющем его входе, поступающем с выхо да 23) и затем - на вход регистра 3 во время синхросигнала Т с выхо 6да 24. С выхода регистра 3 информация поступает на выход 15. Режим сброса бита обращения используется управляющей программой операционной системы для определения частоты обращения к страницам, Во время сицхросигнала Т сигнал с выхода 24 поступает на вход блока 7, в результате 40 записывается...