Патенты с меткой «мдп-транзисторах»

Номер патента: 1499435

Опубликовано: 07.08.1989

Авторы: Берг, Габсалямов, Лашевский, Шейдин

МПК: H03K 3/353

Метки: комплементарных, мдп-транзисторах, тактируемый, триггер

...Поэтому напряжение на затворе транзИстора 11 близко к нулю, а напряжение на затворе транзистора 8 равно У - П , где Б,о - пороговое напряжение и-канального транзистора 15. Ток через транзисторы 8 и 9 не протекает, поскольку закрыт и-канальный транзистор 9, напряжение на затворе которого равно нулю. Через транзисторы 11 и 12 тоже не протекает ток, поскольку п-канальный транзистор 11 также закрыт.При поступлении на счетный вход 5 положительного счетного импульсас амплитудой, равной напряжению пита-) ния Б , транзистор 4 запирается, аУ / транзисторы 13. и 14 открываются, вследствие чего напряжение на выходе инвертора 1 падает до нуля, а на выходе инвертора б возрастает до П. Напряжения на выходах инверторов 2 и 7 при этом не изменяются,...

Номер патента: 1538246

Опубликовано: 23.01.1990

Авторы: Заболотный, Максимов, Петричкович

МПК: H03K 19/00, H03K 19/094

Метки: мдп-транзисторах, сигналов, уровней

...или в дополнительном коде с выходов 19 и 20 КМДП-инверторов.В исходном состоянии узлы 17 и 20 имеют высокий потенциал, а узлы 18 и 19 - низкий. Соответственно открыты пятый 5, седьмой 7, а также второй 2 и четвертый 4 транзисторы,Входного напрякения, подаваемого на входную шину 15, достаточно для отпускания первого 9 дополняющего транзистора. Второй 10 дополняющий транзистор при этом надежно заперт. Потенциал узла 17 начинает уменьшаться, цто ведет в дальнейшем к отпира" нию третьего 3, шестого 6 и восьмого 8 транзисторов. Поскольку второй 2 транзистор на этом этапе хорошо открыт, отпирание шестого 6 транзистора к повышению потенциала узла 18, Далее четвертый 4 транзистор закрывается, а четвертый дополняющий 12 транзистор...

Номер патента: 1539995

Опубликовано: 30.01.1990

Авторы: Ахмеджанов, Гафаров, Ковалдин, Подопригора, Сеничкин

МПК: H03K 19/094

Метки: импульсов, мдп-транзисторах, формирователь

...каскада 1 с тремя состояниями закрыты. Выходная шина 9 устройства на10 5 15399ходится при этом в третьем состоянии.Переключение выходной шины 9 устройства из одного логического сос 5тояния в другое производится эасчет перехода через промежуточноесреднее значение, когда логическийблок 8 обеспечивает гретье состояние.Влок 3 управления совместно сблоком 2 восстановления уровней служит для подготовки переключениявыходной шины 9 устройства, Времяпереключения, т.е. время перезарядаэквивалентного конденсатора 23, пропорционально перепаду напряжений навыходной шине 9 устройства при переходе из одного логического состоянияв другое, который примерно равен 20напряжению питания.Принцип действия устройства основан на том, чтобы во время, при...

Номер патента: 1562967

Опубликовано: 07.05.1990

Авторы: Габсалямов, Лашевский, Цветков, Шейдин

МПК: H03K 19/094

Метки: комплементарных, логический, мдп-транзисторах, состояниями, тремя, элемент

...р-типа первого инвертора открыт, а транзистор 8 и-типа закрыт, Транзистор 4 р-типа второго инвертора закрыт, а транзистор 5 п-типа открыт, транзистор 6 р-типа закрыт. На затвор транзистора 9 р-типа поступает1Лог. 1 через транзистор 7 р-типа, а на затвор транзистора О и-типа поступает "Лог. 0" от общей шины через транзистор 5 п-типа, Транзисторы 9 и 10 закрыты и на выходной шине 12 устанавливается "третье состояние" независимо от вида сигнала на информационной шине 1, Рабочее состояние элемента представляется двумя режимами: режим предзаряда и режим передачи.В режиме предзаряда на первую и вторую управляющие шины 14 и 15 подаются сигналы "Лог. 1", а на информационную шину 1 - сигнал "Лог. 0". Тогда транзисторы 2, 5 и 8 открыты,...

Номер патента: 1569973

Опубликовано: 07.06.1990

Авторы: Деревягин, Тарасов

МПК: H03K 19/08, H03K 19/094

Метки: импульсов, мдп-транзисторах, формирователь

...2 в), при этом нагрузочный транзистор 2 закрывается по затвору, а на подложке транзистора 2 формируется спад сигнала и устанавливается потенциал общей шины 13Фиксация подложки нагрузочного транзистора 2 наиболее отрицательным потенциалом схемы повышает надежность ра" боты устройства в целом.Фронт сигнала с входной шины 9 через элемент 8 задержки фронта передается на затвор актйбн;зг, тряязи тора 1. Активный тран"истер 1 вклю, чается, и на выходной шине, 10 форируется спад импульса. Поскольку отпирание транзистора 1 происходит позднее, с задержкой, определяемой эле ментом 8 задержки, р-и-переход подложка - исток транзистора 2 остается запертым и при формировании спада импульса на шине 11.В данном случае обеспечена последовательность...

Номер патента: 1587593

Опубликовано: 23.08.1990

Авторы: Варшавский, Кравченко, Мараховский, Цирлин

МПК: G11C 19/36

Метки: асинхронный, мдп-транзисторах, параллельный, регистр

...18 регистра - низкий потенциал, чтосвидетельствует о завершении переходныхпроцессов при записи кода в регистр и установке парафазного кода на выходах инверторов 4 и 5 ячеек 1-3 памяти.Низкий потенциал на управляющем вы, ходе 18 регистра закрывает транзисторы 10и делает нечувствительными ячейки 1 - 3 памяти и управляющий триггер 11 к изменениюзначений сигналов на информационных входах 14 - 16 (отсекает регистр от информационных входов), 15 наконец, высокого потенциала нэ выходах инверторов 5 этих ячеек. В результате на 40 45 50 группы данного элемента, о т л и ч а ю 55 щ и й с я тем, что, с целью упрощения 5 10 20 25 30 35 После этого произвольным образом могут изменяться сигналы на информационных входах 14-16 ячеек 1-3 памяти с...

Номер патента: 1594599

Опубликовано: 23.09.1990

Авторы: Заболотнов, Мещанов, Телицын

МПК: G11C 8/10

Метки: дешифратор, мдп-транзисторах

...стоках ключевых транзисторон 15 одного столбца матрицы, при этом на истоке только этого ключевого транзистора 15 выбранной строки установлен высокий уровень напряжения и только один проходной транзистор 14, подключенный затвором к его истоку, переведен в открытое состояние.После этого в следующий момент времени йэ подается нысокий уровень сигнала Ф 5 и на истоке открытого проходного транзистора 14, образующемз 1соответствующии выход дешифратора, устанавливается высокий уровень напряжения. После окончания рабочего интервала н момент времени Сснимается высокий уровень сигнала Ф 5. При этом на ныходе дешифратора через открытый проходной транзистор 14 устанавливается низкий уровень напряжения. Затем в момент времени С устанавлинается низкий...

Номер патента: 1598159

Опубликовано: 07.10.1990

Авторы: Богатырев, Поварницына, Рогозов, Тяжкун

МПК: H03K 19/094

Метки: выходное, мдп-транзисторах

...делитель напряжения. В статическом состоянии напряжение на выходе этого, делителя напряжения большепотенциала общей шины 18. Выходнойтранзистор 1 р-типа при этом открыт, нонапряжение на его затворе (затвор-исток)не равно напряжению питания, а значительно меньше. Поэтому при коротком замыкании выходной шины 19 на общую шинучерез выходной транзистор 1 р-типа можетпротекать ток только ограниченной величины, который значительно меньше максимального тока этого транзистора при еговключении за счет кратковременного транзистора 10.Выходной транзистор 2 и-типа в этомсостоянии закрытдолностью, так как открытвторой транзистор 9 п-типа, а второй 5 итретий б транзисторы р-типа заперты.По окончании импульса напряжение навходной шине 16 элемент ИЛИ...

Номер патента: 1615807

Опубликовано: 23.12.1990

Авторы: Варшавский, Кондратьев, Романовский, Цирлин

МПК: G11C 19/00

Метки: асинхронный, мдп-транзисторах, параллельный, регистр

...процесса записи в регистр.Сразу после этОГО мсжнО начать изме"некие значений на информационных входах16 - 18 регистра, подготавливая разряды нового кода для записи. При этом, поскольку ка затворы транзисторов 10 элементов 6 ячеек памяти 1 - 3 поступают значения "0" с управляющего выхода 19 регистра, эти транзисторы закрыты и не препятствуют изменению значений на информационных входах 16 - 18 ячеек 1 - 3 памяти (не пропускают на эти входы потенциал шины 23 регистра, к которой через открытые транзисторы 9 этих элементов подключены стоки транзисторов 10),Перед тем как осуществить очереднуюзапись разрядов кода в регистр необходимопривести его в исходное состояние, для чего на управляющий вход 15 регистра подается значение "0". В...

Номер патента: 1679547

Опубликовано: 23.09.1991

Авторы: Белоусов, Григорьев, Поплевин, Трошин, Чекмазов

МПК: G11C 7/06

Метки: мдп-транзисторах, считывания, усилитель

...тока черезусилитель, а симметричные транзисторыусилителя оказываются в одинаковых электрических режимах. В режиме считывания информации на вход 19 подается напряжение логического нуля, а на входы 8 и 9 - напряжение, соответствующее считываемой информации. Выходной сигнал формируется транзисторами 11-14, причем на затворы транзисторов 11 и 12 подается непосредственно дифференциальный входной сигнал, а на затворы транзисторов 13 и 14 - сигнал, усиленный транзисторами 1-6,Формула изобретения Усилитель считывания на МДП-транзисторах, содержащий три ключевых транзистора первого типа проводимости, четвертый ключевой транзистор второго типа проводимости, первый установочный транзистор второго типа проводимости, четыре нагрузочных транзистора...

Номер патента: 1707757

Опубликовано: 23.01.1992

Автор: Кушниренко

МПК: H03K 19/094

Метки: дизъюнктор, мдп-транзисторах, троичный

...образомЛогическому 0 соответствует нулевоенапряжение, логической "1 -импульс положигельного напряжения, логической "2" -импульс отрицательного напряжения.Если на входные ш 1 ны поступают логические сигналы 0, "0" или "0", "1", или "1",40"0", или "1", "1", устройство работает как двоичный дизъюнктор, при этом транзисторы 5 и 6 закрыты. Если хотя бы на одну входную шину 1 и 2 поступает сигнал логической "2", то транзисторы 3 и 4 закрываются, а транзисторы 5 или 6 открываются и на выходной шине формируется сигнал логической "2". Формула изобретения Троичный дизъюнктор на МДП-транзисторах, содержащий первый и второй МДП- транзисторы с индуцированным каналом п-типа, соединенные параллельно, первый и второй МДП-транзисторы с...

Номер патента: 1734206

Опубликовано: 15.05.1992

Автор: Кураев

МПК: H03K 19/094, H03K 19/21

Метки: логический, мдп-транзисторах, элемент

...второго типа, вторую входную шину 15, к которой подключены затворы пятого 9 транзистора первого типа, затвор второго 10, четвертого 4 транзисторов второго типа, шину питания 16, к которой подключены истоки первого 12, третьего 7 транзисторов первого типа, общую шину 17, к которой подключены истоки первого 13, третьего 3, четвертого 4 транзисторов второго типа.Устройство работает следующим образом.На входные шины 14 и 15 подаются логические сигналы. На первой выходной шине 1 реализуется функция конъюнкции дополняющих входных логических сигналов У 1 = Х 1 Х 2. На второй выходной шине 5 реализуется функция дизьюнкции тех же сигналов У 2 = Х 1+Х 2. На третьей выходной шине 8 реализуется функция сравнения УЗ = Х 1 Х 2 + Х 1 Х 2, а на...

Номер патента: 1612802

Опубликовано: 23.09.1992

Авторы: Канакин, Мануйлова, Наймарк, Соломенников

МПК: G11C 19/28

Метки: мдп-транзисторах, памяти, регистра, сдвига, ячейка

...выводе.варактора 5 остается и передаОщцй транзистор 3 остается открытым. Затем напряжение па входе 8 (сток ключевого транзистора 2) умецьшаетсн до нуля, Па второй так- тоный вход 7 подается высокое ца" 1 ряжение, которое поступает ца сток передающего транзистора 3, па затвор цагруэочного транзистора А и ца эатвоР ключевого тРаизцстоуа 2 после дд дующей ячейки памяти, так как отно1 Д шецие - цагруэочного транзистора 41.меньше, чем у передающего транзистора 3, то напряжение на выходе первой ячейки близко к напряжению навтором тактовом входе 7. Это напряжение через открытый ключевой транзистор 2 последующей ячейки регистрапередается ца первый вывод варактораэтой ячейки и открывает передающийтранзистор 3 точно так же, как впредыдущей...

Номер патента: 1764159

Опубликовано: 23.09.1992

Автор: Кураев

МПК: H03K 19/094

Метки: логический, мдп-транзисторах, элемент

...принципиальная схемалогического злелента на МДП- транзисторах.Логический элемент на МДП-транзисторах содеркит первую выходную шину 1, к которой подключены стоки третьего 2, четвертого 3 и пятого 4 транзисторов второго типа, вторую выходную шину 5, к которой подключены стоки второго 6 и третьего 7 транзисторов первого типа, исток четвертого транзистора 3 второго типа, третью выходную шину 8, к которой подключены сток четвертого 9 транзистора первого типа, затвор четвертого 3, исток пятого 4, сток второго 10 транзисторов второго типа, четвертую выходную шину 11, к которой подключены сток первого 12, исток четвертого 9 транзисторов первого типа, сток первого 13, затвор пятого 4 транзисторов второго типа, первую входную шину 14,...

Номер патента: 1340481

Опубликовано: 15.11.1993

Авторы: Глущенко, Гордиенко, Колесников, Коновалов

МПК: H01L 21/265

Метки: бис, затворами, мдп-транзисторах, поликремниевыми

...термическое окисление (Т = 950 С)поликремния в кислородной среде до тало20 щины окисла кремния 700 А. Затем осуществляют фотогравировку, используядополнительные маскирующие свойства выращенного окисла кремния, слоя поликремния, вытравливая его над областями стока,истока и затвора, При этом оставляют подслоем поликремния диэлектрик запоминающего конденсатора и второй промежуточ-.ный диэлектрический слой окисла кремния,расположенный над активными областямиструктур стока, истока и подзатворного диэлектрика,Для Обеспечения необходимого примесного распределения в подзатворной области подложки с учетом последующейо 5 термической сегрегации примеси и для подгонки порогов через выращенный слойокисла кремния проводят подгонку имплантацией...

Номер патента: 1378681

Опубликовано: 30.03.1994

Авторы: Мальцев, Милошевский, Нагин, Тюлькин, Чернышев

МПК: G11C 11/40

Метки: включением, изменяемым, матричный, мдп-транзисторах, накопитель, пороговым

1. МАТРИЧНЫЙ НАКОПИТЕЛЬ НА МДП-ТРАНЗИСТОРАХ С ИЗМЕНЯЕМЫМ ПОРОГОВЫМ ВКЛЮЧЕНИЕМ , содеpжащий ячейки памяти, каждая из котоpых состоит из гpуппы запоминающих тpанзистоpов, пpичем в каждой стpоке затвоpы гpупп тpанзистоpов подключены к соответствующей числовой шине, а истоки и стоки гpупп тpанзистоpов в каждом столбце соответственно объединены, отличающийся тем, что, с целью повышения быстpодействия матpичного накопителя, он содеpжит дополнительные числовые pазpядные и упpавляющие шины, а в каждую ячейку памяти введены упpавляющие МДП-тpанзистоpы, исток пеpвого упpавляющего МДП-тpанзистоpа подключен к истокам запоминающих тpанзистоpов данной ячейки памяти, к стокам котоpых подключен сток втоpого упpавляющего МДП-тpанзистоpа, пpичем в каждой...