Формирователь импульсов на мдп-транзисторах

(72) М.Л.Тарасов и А.М.Деревягин (53) 621.375,018.756 (088.8) (56) Окснер Э.С. Мощные полевые транзисторы и их применение. Перевод с англ. - М.: Радио и связь, 1985, с. 117, рис. 5.3 а.(54) ФОРМИРОВАТЕЛЬ ИМПУЛЬСОВ НА МДПТРАНЗИСТОРАХ(57) Изобретение относится к импульсной технике и может быть использовано в цифровых устройствах на МДП- транзисторах для регулирования амплитуды импульсов, например. в устрой: ствах управления приборами с переносом заряда в КМДП БИС. Цель изобретения - обеспечение электронной регуГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯ ОПИСАНИЕ К АВТОРСКОМУ СВ,8015699 лировки амплитуды выходных импульсовпри малом энергопотреблении и высокойнадежности работы. Достижение указанных в цели эффектов обусловлено воэможностью регулирования пороговогонапряжения нагруэочного транзистора2 МДП-инвертора посредством цепейкоммутации его подложки к шине 11управления (положительного управляющего напряжения) для открытого состо-.яния и к общей шине 13 (наименьшегопотенциала) для открытого состояния.Формирователь содержит активный и нагрузочный и-канальные транзисторы 1и 2, инвертор 3, первый и второйключи 4 и 5, первый, второй и третийэлементы 6, 7 и 8 задержки, входнуюи выходную шины 9 и 10, шину 11 управления, шину 12 питания, общую шину 13. 3 ил.Изобретение относится к импульсной техникеи может быть использова".но в цифровых устройствах на МДПтранзисторах для регулирования амп 5литуды импульсов, например, в устройствах управления приборами с переносом заряда в КМДП БИС,Цель изобретения - обеспечение:электронной регулировки амплитудывыходных импульсов при малом энергопотреблении и высокой надежности ра,боты.На фиг, 1 приведена структурная,диаграммы сигналов; на фиг3 - пример реализации формирователя на КМДПинверторах.формирователь (фиг. 1) импульсовсодержит активный и-канальный тран зистор 1, нагрузочный и-канальныйтранзистор 2, инвертор 3, первыйключ 4, второй ключ 5, первый элемент 6 задержки, второй элемент 7 25задержки, третий элемент 8 задержки,входную шину 9, выходную шину 10,шину 11 управления, шипу 12 питанияи общую шину 13,Транзисторы 1 и 2 включены после- .30довагельно между шинами 12 и 13, образуя инвертор, выход которого связан с выходной шиной 10. Затвор нагрузочного транзистора 2 соединен свыходом первого элемента 6 задержкифронта, подключенного входом черезинвертор 3 к входной шине 9, и черезвторой элемент 7 задержки фронта с.управляющим входом первого ключа 4.Затвор активного транзистора 1 свя- щзан с входной шиной 9 через элемент8 задержки. Подложка нагрузочноготранзистора 2 связана через первыйключ 4. с шиной 11 управления и черезпсдсоединенный управляющим входом к 45входной шине. 9 второй ключ 5 к общейю".не 13. Сток активного транзистораи исток нагрузочного транзистора 2связаны с выходной шиной 10,Формирователь импульсов работает50,следующим образом.В исходном состоянии на входнуюшину 9 подан сигнал высокого уровня(фиг, 2 а), на затвор активного транзистора 1 через элемент 8 задержкифронта подан сигнал высокого уровня,на затвор нагрузочного транзистора 2через элемент 6 задержки подан сигналнизкого уровня (фиг. 26), на ключ 4 через элемент 7 задержки фронта подан управляющий сигнал высокогоуровня, ключ 4 закрыт. Ключ 5 открытуправляющим сигналом высокого уровняс входной шины 9, и на подложку нагрузочного транзистора 2 подан сигнал низкого уровня. Открытое состояние транзистора 1 и закрытое состояние транзистора 2 обуславливают наличие нулевого потенциала, общей шинына выходной шине 10 (фиг. 2 в, д), аоткрытое состояние ключа 5 и закрытое состояние ключа 4 обуславливаютналичие нулевого потенциала на подложке нагрузочного транзистора 2(фиг. 26).После снижения напряжения на входной шине 9 до нуля в первую очередьпроисходит запирание транзистора 1и размыкание ключа 5. Транзистор 2отпирается позже из-за задержки фронта импульса на выходе инвертора 3элементом 6. Спад сигнала на входнойшине 9 инвертируется инвертором 3.Фронт сигнала с выхода инвертора 3задерживается элементом 6 задержки.На истоке транзистора 2 устанавливается минимальное значение высокогоуровня выходного напряжения соответ"ствующего максимальному обратномусмещению р-и-перехода подложка " исток транзистора 2 и, следовательно,его наибольшему пороговому напряжению. Позднее с задержкой, определяе"мой элементом 7, замыкается ключ 4,и напряжение на подложке транзистора2 увеличивается и становится равнымнапряжению на шине 11 управления,Обратное смещение на р-и-переходеподложка - исток транзистора 2 и егопороговое напряжение уменьшаются,что приводит к дополнительному увеличению уровня напряжения на выходнойшине 10. В том случае, если наибольшее.напряжение на шине 11 не превышает максимально возможный уровень на"пряжения на выходной шине 10, соответствующий напряжению на р-и-переходе подложка - исток транзистора 2,при котором его пороговое напряжениеминимально, то этот переход остаетсявсегда запертым при формированиифронта. выходного импульса на выходной шине 10, Амплитуда этого импульса зависит от напряжения, установленного на шине 11 управления,Повышение уровня напряжения находной шине 9 за время фронта вхог 1569973оного импульса приведет к замыканию ключа 5, Спад сигнала без задержки передается с выхода инвертора 3 через элемент 6 задержки фронта на затвор нагрузочного транзистора 2 (фиг. 2 б) и через элемент 7 задержки фронта на подложку нагрузочного транзистора 2 (фиг. 2 в), при этом нагрузочный транзистор 2 закрывается по затвору, а на подложке транзистора 2 формируется спад сигнала и устанавливается потенциал общей шины 13Фиксация подложки нагрузочного транзистора 2 наиболее отрицательным потенциалом схемы повышает надежность ра" боты устройства в целом.Фронт сигнала с входной шины 9 через элемент 8 задержки фронта передается на затвор актйбн;зг, тряязи тора 1. Активный тран"истер 1 вклю, чается, и на выходной шине, 10 форируется спад импульса. Поскольку отпирание транзистора 1 происходит позднее, с задержкой, определяемой эле ментом 8 задержки, р-и-переход подложка - исток транзистора 2 остается запертым и при формировании спада импульса на шине 11.В данном случае обеспечена последовательность подачи сигналов на затворы транзисторов 1 и 2 и управляющие входы ключей 4 и 5, при которой р-и-переход подложка - исток транзистора 2 никогда не смещается в прямом направлении. Благодаря этому исключен тиристорный эффект, снижающий надежность МДП-интегральных микросхем.Изменяя напряжение на шине 10 управления, подключаемой к подложке нм.грузочного транзистора 2 при запирании активного транзистора 1, можно регулировать амплитуду выходных импульсов, затрачивая на это минимальную мощность, необходимую только на перезарядку емкостей МДП-транзисторов.Формирователь, реализованный с использованием КИДП-инверторов (фиг.3), 5 О содержит и-канальные активный транзистор 1, нагруэочный транзистор 2, двухвходовой логический элемент ИЛИ-НЕ, состоящий из транзисторов 14-17, первый инвертор, состоящий из транзисторов 18 и 19, второй инвертор, состоящий из транзисторов 20 и 21, третий инвертор, состоящий из транзисторов 22 и 23, четвертый инвертор, состоящий из транзисторов24 и 25, первый и-канальный транзистор 26, второй и-канальный транзистор 27, первый ключ, состоящий изтранзисторов 28 и 29, второй ключ,состоящий из транзисторов 30 и 31,входную шину 9, выходную шину 10,шину 11 - управления, шину 12 питания, общую шину 13,Формирователь импульсов работаетследующим образом,В исходном состоянии, при наличии сигнала высокого уровня на входной шине 9, установлен сигнал низкого уровня на выходе первого инвертора (транзисторы 18 и 19) и на выходетретьего инвертора (транзисторы 22 и23), сигнал высокого уровня - на выходе второго инвертора (транзисторы20 и 2.1) и четвертого инвертора (транзисторы 24 и 25), Нагрузочный транзистор 2 закрыт сигналом низкогоуровня, поступающим на затвор транзистора 2 с выхода двухвходового логического элемента ИЛИ-НЕ (транзисторы 14-17). Подложка транзистора 2через открыть е транзисторы 26 и 27подключена к общей шине 13 и отключена от шины 10 управления закрытымпервым ключом (транзисторы 28 и 29)и закрытым вторым ключом (транзисторы30 и 34 ). Потенциал выходной шины 10равен потенциалу общей шины 13, Приподаче на входную шину 9 сигнала низкого уровня подключаются последовательно первый, второй, третий и четвертыйинверторы. При этом сначала закрывается транзистор 1 сигналом низкогоуровня с выхода второго инвертора,открывается транзистор 2 сигналомвысокого уровня с двухвходового логического элемента ИЛИ-НЕ, затем наподложку нагрузочного транзисторачерез открывающиеся первый и второйключ подается напряжение с шины 11управления. Величина управляющегонапряжения определяет величину выходного сигнала высокого уровня на выходной шине 10.При подаче на входную шину 9 сигнала высокого уровня в первую очередьподключается подложка транзистора 2 к общей шине 13 через транзистор 26. Одновременно подложка транзистора 2 отключается от шины 11 управления при закрывании транзисторов 28 и 29 первого ключа. Транзистор 2 закрывается по затвору сигналом низкого1569973 8 код Затвор нагрцзоцног лраЭзаслор Поддожюо наВуочног гщЮзасл Затйо актодюго мраваслИ 7 У уровня с выхода двухвходового логического элемента ИЛИ-НЕ, после чего открывается транзистор 1 сигналом вшсокого уровня с выхода второго ин 5 вЕртора, и на выходной шине 10 появляется сигнал низкого уровня. Получение возможности электронного регулирования амплитуды выходных импульсов обусловлено использованием цепей коммутации подложки нагрузочного транзистора 2 к шине 11 управления (положительного регулируемого напряжения) для его :.:крытого состоя ньяя и к общей шине 13 (наименьшего потенциала) для закрытого состояния. Кроме того, дополнительно включенные первый, второй, третий и четвертый инверторы, двухвходовой элемент ИЛИ-НЕ, первый и второй п-канальные транзисторы, первый и второй ключи обеспечивают очередность подачи Сигналов на затвор активного транзис- р 5 тора, затвор и подложку нагрузочного транзистора, предотвращающую смещеНие р-и-перехода сток - подложка наГрузочного транзистора в прямом на" Правлении, и зажигание в интегральной 3 ИДП-микросхеме паразитного транзистора. Это обеспечивает высокую надежность формирователя. Формула изобретенияформирователь импульсовна МДП- транзисторах, содержащий. активный и-канальный ИДП-транзистор, подключенный истоком и подложкой к общей шине, нагрузочный и-канальный Щ 1 П- транзистор, подключенный стоком к шине питания, истоком - к выходной шине и стоку активного п-канального МДП-транзистора, а затвором через инвертор - к входной шине, о т л ич а ю щ и й с я тем, что, с целью обеспечения электронной регулировки амплитуды выходных импульсов при малом энергопотреблении и высокой надежности в работе, введены первый ключ, подключенный между шиной управления и подложкой нагруэочного транзистора, второй ключ, подключенный между подложкой нагрузочного транзистора и общей шиной, первый элемент задержки фронта, включенный между выходом инвертора и затвором нагрузочного транзистор а, второй элемент задержки фронта, включенный между вьуходом первого элемента задержки фронта и входом управления первого ключа, третий элемент задерж,ки фронта, включенный между входом устройства и,затвором активного транзистора, вход управления второго ключа соединен с входной шиной..Кучерявая з 1457 Тираж 667 сноеНИИПИ Государо при ГКНТ СССР ственного комитета 113035, Москва, твенно-издательский комбинат "Патент", г, Ужгород, ул, Гагарина,оиз по изобретениям и -35, Раушская наб Подпи ткрытпям д. 4/5