Формирователь импульсов на мдп-транзисторах

(71) Московский институ ронной техники(56) Европейский патент ЕР Р 0072686, кл, Н 03 К 19/094, 23,02.83.Кармазинский А,Н, Синтез принципиальных схем цифровых элементов на МДП-транзисторах, М,: Радио и связь, 1983, с. 178, рис. 4,19-в. (54) ФОРМИРОВАТЕЛЬ ИМПУЛЬСОВ НА МД 1-ТРАНЗИСТОРАХ(57) Изобретение относится к цифровым интегральным схемам на МДП-транзисторах и может быть использовано в качестве выходного устройства - формирователя, элемента с тремя состояними и т.д. Цель изобретения - повышение быстродействия формироват электодопригалдин Н.А Д.Е.К.т.е БпГОСУДАРСТВЕННЫЙ КОМИТЕПО ИЗОБРЕТЕНИЯМ И ОЧНРЫТПРИ ГКНТ СССР ОПИСАНИЕ Н АВТОРСКОМУ С 2теля импульсов (ФИ) на МДП-транзис-, торах - достигается путем введения в ФИ, содержащий выходной каскад 1 с тремя состояниями и блок восста" новления уровней 2, блока управления 3, состоящего из транзистора 16 р-типа, четырех транзисторов 17" 20 и-типа и инвертора 21. Когда выходная шина 9 устройства находит" ся в третьем состоянии, блок управления 3 при подаче на управляющий вход 22 сигнала логической "1" вырабатывает на своих выходах 14 и 15 сигналы, которые обеспечиваютотпирание одного из транзисторов 12 или 13 блока восстановления уровней 2. В результате на выходной шине 9 устанавливается напряжение, примерно равное половине, напряжения питания, что при.переключении транзисторов 1 О или 11 выходного каскада 1 с тремя состояниями обеспечивает уменьшение времени переключения,повышается быстродействие ФИ.,интегральным схемам и может быть использовано в качестве выходного устройства, формирователя, элемента стремя состояниями.Целью иэобретения является повышение быстродействия формирователя.Цель достигается путем выполнения блока восстановления уровней ввиде парафазного каскада на комплементарных МДП-транзисторах, затворы,выполненного на четырех транзисторах,и-типа, одном транзисторе р-типа иинверторе. После установления тре"тьего состояния на выходе устройства,перед переключением выходного каскада с тремя состояниями проиэводится подача сигнала управления на блокуправления, который формирует насвоих выходах напряжение определенной величины, благодаря чему отпирается один из транзисторов блокавосстановления уровней в зависимостиот состояния выходной шины и потенциал выходной шины изменяется такимобразом, что рабочий перепад напряжений на выходной шине уменьшается,чем достигается уменьшение времени,установления нового состояния навыходной шине.На чертеже приведена принципиалЬная схема формирователя импульсовна МДП-транзисторах,Устройство содержит выходной каскад 1 с тремя состояниями, блок 2восстановления уровней и блок 3управления. Входы 4 и 5 выходногокаскада 1 с тремя состояниями, который включен между шиной питания 6и общей шиной 7, являются логическими входами устройства и могут бытьподключены к логическому блоку 8.Выходной каскад 1 с тремя состояниями, выход которого подключен квыходной шине 9 устройства и к выходу блока 2 восстановления уровней,может содержать пару последовательно.включенных комплементарных транзисторов 10 и 11, затворы которых являются входами выходного каскада стремя состояниями, а стоки тех жетранзисторов подключены к выходу того же каскада.Блок 2 восстановления уровнейсодержит транзистор 12 и-типа итранзистор 13 р-типа, истоки которых объединены и являются выходом указанного блока, затворы подключены кпервому 14 и второму 15 выходам бло-ка 3 управления, а стоки - соответственно к шине 6 питания и общеййине 7.Блок 3 управления содержит транзистор 16 р-типа и четыре транзистора 17-20 и-тина, а также инвертор21, .вход которого соединен с затвором транзистора 16 р-типа, стокоми затвором первого транзистора ,17и-типа и подключен к управляющемувходу 22 устройства, а выход подключен к истоку третьего 19 и затворучетвертого 20 транзисторов п-типа.Исток первого 17, сток и затворвторого 18 и сток четвертого 20 транзисторов и-типа объединены и подключены к первому выходу 14 блока3 управления.Исток второго 18, сток и затвортретьего 19 транзисторов п-типа,сток транзистора 16 р-типа подклю"чены к второму выходу 15 блока 3управления. Истоки транзисторов 16р-типа и четвертого транзистора 20и-типа подключены соответственно кшине питания 6 и общей шине 7. Инвертор 21 может быть выполнен в видеКИДП-инвертора,Выходная шина 9 устройства погружена на емкостную нагрузку в видеэквивалентного конденсатора. Формирователь импульсов функционирует следующим образом.Логический блок 8 вырабатывает сигналы, которые подаются на входы 4 и 5 выходного каскада 1 с тремя состояниями. Когда на входы 4 и 5 поданы сигналы, соответствующие уровню напряжения логического "0", открыт транзистор 10 и на выходной шине 9 устройстваформируется уровень напряжения, соответствующий напряжению на шине питания 6, Когда на те же входы 4 н 5 поданы сигналы логической "1", открыт транзистор 11 и на выходной шине 9. устройства формируется напряжение, равное напряжению на общей шине 7, Когда на входе 5 напряжение соответствует уровню логической "1", то независимо от уровня напряжения на входе 4 оба транзистора 10 и 11 выходного каскада 1 с тремя состояниями закрыты. Выходная шина 9 устройства на10 5 15399ходится при этом в третьем состоянии.Переключение выходной шины 9 устройства из одного логического сос 5тояния в другое производится эасчет перехода через промежуточноесреднее значение, когда логическийблок 8 обеспечивает гретье состояние.Влок 3 управления совместно сблоком 2 восстановления уровней служит для подготовки переключениявыходной шины 9 устройства, Времяпереключения, т.е. время перезарядаэквивалентного конденсатора 23, пропорционально перепаду напряжений навыходной шине 9 устройства при переходе из одного логического состоянияв другое, который примерно равен 20напряжению питания.Принцип действия устройства основан на том, чтобы во время, при котором выходной каскад 1 с тремя состояниями находится вотключенном (третьем ) состоянии, изменить напряжениена выходной шине 9 устройства довеличины, примерно равной половиненапряжения питания. Тогда времяпереключения выходного каскада 1 с 30тремя состояниями при изменении сигналов на входах 4 и 5 также уменьшится примерно вдвое. Когда науправляющий вход 22 устройства подансигнал логического "0", транзистор16 р-типа и четвертый транзистор 20и-типа блока 3 управления открыты,а транзисторы 17-19 этого блока закрыты, На выходах 14 и 15 блока 2восстановления уровней при этом присутствуют сигналы соответствующиенапряжениям логического "0" и логической "1" соответственно, итранзисторы 12 и 13 этого блока закрыты. При этом осуществляется переключение выходного каскада 1 с тремя состояниями.Предварительно на управляющийвход 22 устройства подается сигналлогической "1". При этом транзисторы16 и 20 блока 3 управления закрываются, а транзисторы 17-19 открываются и образуют делитель напряженияс заданным коэффициентом деления,что обеспечивается соответствующимвыбором параметров указанных транзисторов, Так, необходимо, чтобыпадение напряжения иа среднем - втором транзисторе 18 и-типа -было равно примерно сумме пороговых напряжений (по абсолютной величине) транзисторов п- и р-типа. Например, при напряжении между входом и выходом инвертора 21, равном 5 В, напряжения на выходах 14 и 15 блока 3 управления должны быть равны соответственно 3,5 и 1,5 В, если принять, что пороговые напряжения МДП-транзисторов равны 1 В, При этом, если на выходной вине 9 устройства присутствовал уровень логического "О", открывается транзистор 12 блока 2 восстановления уровней. Если напряжение питания также равно 5 В, то эквивалентный конденсатор 23 заряжается с нулевого напряжения до величины, равной разности между напряжением на выходной вине 14 н пороговым напряжениям транзистора 12, т.е, до 2,5 В, что соответствует половине напряжения питания. Если на выходной шине 9 устройства присутствовал уровень логичес" кой "1", открывается транзистор 13 инапряжение на выходной шине 9 уменьшается с 5 В до напряжения, равного разности между напряжением на второй выходной вине 15 блока Э управления и пороговым напряжением транзистора 13, т.е, также до 2,5 В.1Таким образом, блок 3 управления обеспечивает в зависимости от состоя" ния выходной шины 9 устройства изменение напряжения на этой шине до величины, равной примерно половине напряжения питания, Кроме того, подзаряд эквивалентного конденсатора 23 при этом процессе происходит только через .один транзистор, а не через два последовательно включенных транзистора, как в устройстве-прототипе, что также уменьшает время переключения выходной шины 9 устройства.Формирователь импульсов может быть использован в устройствах, где есть интервал времени между последовательными изменениями состояния выходной шины и может быть сформирован соответствующий сигнал на управляющем входе, который Формируется с определенной задержкой по отноиению к сигналам, поступающим на логический блок 8. Например, в БИС памяти существует временная задержка от момента смены адресных сигналов до ноступпения на выходной каскад с тремя состояниями считываемой инФормации.1539995 Составитель В.ЛементуевРедактор Л,Веселовская Техред Л,Сердюкова Корректор Э,Лончакова Заказ 231 Тираж 647 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раущская наб., д. 4/5 Производственно-издательский комбинат "Патент", г,ужгород, ул. Гагарина, 101 Формула изобретенияФормирователь импульсов на МДП- транзисторах, содержащий выходной каскад с тремя состояниями, включенный между шиной питания и общей шиной, входы которого являются логическими входами формирователя импульсов, а выход подключен к выходной шине формирователя импульсов и 10 к выходу блока восстановления уровней, который состоит иэ двух транзИсторов разного типа .проводимости, истоки которых объединены и являются выходом указанного блока, о т л и - 15 ч а ю щ и й с я тем, что, с целью повышения быстродействия, стоки транзисторов и- и р-типа блока восстановления уровней подключены соответственно к шине питания и общей шИне, а затворы тех же транзисторов подключены соответственно к первому и второму выходам введенного в формирователь импульсов блока управления,который содержит транзистор р-типаи четыре-транзистора п-типа, а такжеинвертор, вход которого соединен сзатвором транзистора р-типа, стокоми затвором первого транзистора птипа и подключен к управляющему входу формирователя импульсов, а выходтого же инвертора соединен с затвором четвертого и истоком третьеготранзисторов п-типа, исток первого,сток и затвор второго и сток четвертого транзисторов п-типа объединеныи подключены к первому выходу блокауправления, исток второго, сток изатвор третьего транзисторов п-типаи сток транзистора р-типа объединеныи подключены к второму выходу блока:.управления, а истоки четвертого транзистора и-типа и транзистора р-типаблока управления подключены соответственно к общей шине и к шине питания.