Логический элемент с тремя состояниями на комплементарных мдп-транзисторах

,801562967 51)5 Н 03 К 19/094 ГОСУДАРСТВЕННЫЙ КОМИТЕТпо изоБРетениям и опчРытияПРИ ГКНТ СССР ОПИСАНИК ИЗОБРЕ ГЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Лашевский,СССР 1978.РЕМЯ СОМДП-ТРА вычисл е и мож ии боль(54) ЛОГИЧЕСКИЙ ЭЛЕМЕНТ С ТЯНИЯМИ НА КОМПЛЕМЕНТАРНЫХЗИСТОРАХ(57) Изобретение относитсятельной технике и электронибыть использовано при созда интегральных схем (БИС) в качествевыходного усилителя на внешнюю емкостную нагрузку. Целью изобретения является повьшение быстродействия элемента с тремя состояниями. Элемент содержит информационную шину 1, шину 11питания, выходную шину 12, общую шину 13, первую 14 и вторую 15 управляющие шины, Для достижения цели в элемент введены форсируюший конденсатор 16 и дополнительный транзистор 6р-типа. Это позволяет выполнять предэаряд выходной шины 12 и ускорить ратбочую фазу цикла - разряд выходной шины 12 через транзистор О выходногоусилителя 17. 1 ил.Изобретение относится к вычисли-. тельной технике и электронике и может быть использовано при создании больщих интегральных схем (БИС) в качестве выходного усилителя на внешнюю емкостную нагрузку.Цель изобретения - повышение быстродействия элемента с тремя состояниями еОНа чертеже дан логический элемент.Логический элемент содержит шину 1 инфорМационного сигнала, ключевой транзистор 2 р-типа, ключевой транзистор 3 п-типа, транзистор 4 р-типа вто рого инвертора, транзистор 5 п-типа втс рого инвертора, дополнительный транзистор 6 р-типа, транзистор 7 ртипа первого инвертора, транзистор 8 и-типа первого инвертора, транзисторы 9 и 10 р- и п-типа соответственно выходного усилителя, шину 11 питания, выходную шину 12 элемента, общую шину 13, первую 14 и вторую 15 шины управляющих сигналов, форсирующий конденсатор 16, двухтактный выходной усилитель 17.Информационная шина 1 соединена с затворами транзисторов 2 и 3, стоки которых соединены соответственно через дополнительный транзистор 6 с затворами транзисторов 9 и 10 выходного усилителя 17, а их истоки соединены, соответственно с шиной 11 питания и общей шиной 13. Форсирующий конден 35 сатор 16 и второй инвертор, содержащий транзисторы 4 и 5, включены между стоком ключевого транзистора 2 и общей шиной 3, вход .второго инвертора соединен с второй шиной 15 управ ляющего сигнала и с затвором дополни,тельного транзистора 6, а его выход соединен с затвором транзистора 10, образующего второй вход выходного усиусилителя 17. Первый инвертор, содер жащий транзисторы 7 и 8, включен между шиной 11 питания и затвором транзистора 10, вход первого инвертора соединен с первой шиной 14 управляющего сигнала, .а его выход соединен с50 затвором транзистора 9, образующим первый вход выходного усилителя 17, выход которого соединен с выходной шиной 12.Логический элемент работает следу 55 ющим образом.В исходном состоянии на управляющую шину 14 поступает "Лог, 0", на управляющую шину 15 - "Лог, 1", Транзистор р-типа первого инвертора открыт, а транзистор 8 и-типа закрыт, Транзистор 4 р-типа второго инвертора закрыт, а транзистор 5 п-типа открыт, транзистор 6 р-типа закрыт. На затвор транзистора 9 р-типа поступает1Лог. 1 через транзистор 7 р-типа, а на затвор транзистора О и-типа поступает "Лог. 0" от общей шины через транзистор 5 п-типа, Транзисторы 9 и 10 закрыты и на выходной шине 12 устанавливается "третье состояние" независимо от вида сигнала на информационной шине 1, Рабочее состояние элемента представляется двумя режимами: режим предзаряда и режим передачи.В режиме предзаряда на первую и вторую управляющие шины 14 и 15 подаются сигналы "Лог. 1", а на информационную шину 1 - сигнал "Лог. 0". Тогда транзисторы 2, 5 и 8 открыты, транзисторы 3, 4, 6, 7 и 10 закрыты. Форсирующий конденсатор заряжается через транзистор 2 до уровня напряжения питания. Выходная шина 12 заряжается через транзистор 9 р-типа до уровня "Лог. 1".В режиме передачи на управляющую шину 14 поступает "Лог. 1", а на управляющую шину 15 - "Лог. 0". Транзистор 7 р-типа и транзистор 5 п-типа закрыты, а транзистор 8 п-типа, транзистор 4 р-типа и транзистор 6 р-типа открыты и через них проходит информационный сигнал от шины 1 к затворам транзисторов 9 и 10 р- и п-типа соответственно.Если на шину 1 подан "Лог. 0", то на входы выходного усилителя, т,е. на затворы транзисторов 9 и 10 ри и-типа поступает сигнал "Лог. 1" за счет разряда форсирующего конденсатора 16 через открытые транзисторы 4 и 6 р-типа. При этом транзистор 9 р-типа закрыт, транзистор 1 О и"типа открыт и на выходную шину 12 поступает "Лог. 0" за счет разряда через транзистор 1 О п-типа, Если на шину 1 подан сигнал "Лог. 1", то на затворах транзисторов 9 и 10 р- и и-типа устанавливается сигнал "Лог. 0", поступающий через открытые транзисторы 3, 4, 6 и 8 р" и п-типа, При этом транзистор 9 р-типа открыт, а транзистор О и-типа закрыт. Выходная шина заряжается через транзистор 9 р-. типа и на ней устанавливается сигнал "Лог.1".Тираж 661 Заказ 068 Подписное РНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская яаб., ц. 4/5Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 5 15629Формула изобретения Логический элемент с тремя состояниями на комплементарных ИДП"транзисторах, содержащий два р- и и-типа клю чевых транзистора, первый и второй инверторы, двухтактный выходной усилитель, шину информационного сигнала, первую и вторую шины управляющих сйгналов. шину питания, выходную и общую шины, шина информационного сигнала соединена с затворами р- и и-типа клю чевых транзисторов, сток п-типа ключевого транзистора соединен с вторым входом выходного усилителя, включен" ного между шиной питания и общей шиной, выход которого соединен с выходной шиной элемента, первый инвертор включен между шиной питания и вторым 20 входом выходного усилителя, вход йер 67. бвого инвертора соединен с первой шиной управляющего сигнала, а его выход соединен с первым входом выходного усилителя, второй инвертор включен между стоком р-типа ключевого транзистора и общей шиной, вход второго инвертора соединен с второй шиной управляющего сигнала, а выход соединен .с вторым входом выходного усилителя, отличающийся тем, что, с целью повышения быстродействия элемента, в него введены дополнительный р-типа МДП-транзистор, включенный между стоком р-типа ключевого транзистора и первым входом выходного усилителя, затвор которого соединен с второй шиной управляющего сигнала, и форсирующий конденсатор, который включен между стоком р-типа ключевого транзистора и общей шиной.