Патенты с меткой «адресации»

Номер патента: 1552191

Опубликовано: 23.03.1990

Авторы: Купровский, Лозбенев, Пархоменко

МПК: G06F 12/00

Метки: адресации, памяти

...может быть использовано для адресации блоков памяти в модульном исполнении и является усовершенствованием устройства по авт.св. У 1298755.Целью изобретения является повышение надежности устройства и модульное расширение емкости памяти.На чертеже приведена функциональная схема устройства для адресации памяти.Устройство содержит группу переключателей 1, группу сумматоров 2, 15 группу элементов 3 сравнения, блоки 4 памяти, коммутаторы 5, схемы,6 сравнения, вход 7 базового адреса, адресный вход 8, шину 9.устройство работает следующим образом в двух режимах; присвоения адресов годным блокам 4 памяти и обращения к системе памяти.В первом режиме устройство работает аналогично основному устройству. 25 нВ режиме обращения к системе памяти на...

Номер патента: 1559348

Опубликовано: 23.04.1990

Авторы: Аничкова, Соколов

МПК: G06F 12/00

Метки: адресации, буферной, памяти

...имеют постоянное значение уровня логического нуля. Код первого числа снимается с выходов счетчика 1, код второго числа получается путем умножения содержимого счетчика 2 на 60, осуществляемое в умножителе 4.Код третьего числа Формируется следующим образом. В результате воздействия сигнала начальной установки на выходе регистра 3 устанавливаются уровни логической единицы и значение корректирующего кода в первые сутки работы равно нулю. На входах регист" ра 3 устанавливаются значения суммы двух чисел; текущего значения коррек." тирующего кода с выхода регистра 3 и постоянного значения корректирующего кода(для данного объема ЗУ равно пяти). Таким образом, для первых суток эта сумма равна пяти. По окончанию первых суток сигналом...

Номер патента: 1561834

Опубликовано: 30.04.1990

Автор: Харуо

МПК: G06F 12/00, G06F 15/16

Метки: адресации, памяти

...для указания адреса памяти в дополнение к 8-разрядному параллельному выходу. Аналогично секция Б регистра-счетчиЭка 12 должна быть также снабжена 3- разрядным параллельным выходом и 1-разрядным последовательным входом/ /выходом, Секция Б э регистра-счетчика 12 должна быть восстановлена в исходное состояние в момент, когда установлен адрес страниць 1, потому, что имеются предварительные условия,10 15 20 ЗО 35 4 О 45 5 О при которых со стороны портов задается адрес на страничной основе, ивыборка начинается с верхней частистраницы, Кроме того, поскольку необходимо, чтобы после одного циклапросмотра всех банков памяти процессперешел к следующему блоку, подготавливается 4-разрядная секция Б 4 реги-.стра-счетчика 12 для подсчета...

Номер патента: 1564633

Опубликовано: 15.05.1990

Авторы: Вайсбах, Кеснер, Маут, Шретер

МПК: G06F 12/00, G06F 9/34

Метки: адресации, оперативной, памяти

...11 дан"ных, В предлагаемом варианте реали"зации ключи 5 и 9 работают поочередно в противофазе, что достигаетсяподключением управляющих входов ключей непосредственно (для ключа 5) и45через элемент НЕ 12 (для ключа 9) квыходу младшего разряда счетчика 3 адреса. Устройство работает следующим об 50разом,На первом шаге из блока 4 считывается первый байт - адрес данных,который через. открытый ключ 5 передается на вход адреса оперативной памяти б. В это время ключ 9 эаблокирован инверсным управляющим сигналом с фвыхода счетчика 3 и первый байт неможет попасть в процессор 1 О. На втором шаге иэ блока 4 считывается второй байт - код операции, который в связи с изменением значения младшего разряда счетчика 3 передается через открытый ключ 9 в...

Номер патента: 1566356

Опубликовано: 23.05.1990

Авторы: Вакулин, Гурин, Ильин, Кобозев, Харитонов

МПК: G06F 12/02

Метки: адресации

...выполняется аналогично общей записи с той разницей, чтокаждый модуль выставляет один битинформации на информационный вход-выход, номер которой равен номеру модуля. Необходимость операции общегочтения диктуется особенностями по 35строения многопроцессорных систем,в котором важна синхронность передачи и приема информации от многих процессоров, Операция общего типа чтения является неделимой и поэтому может быть использована для синхронизации межпроцессорных обменов, таккак битовые (флаговые) данные от процессоров передаются за один цикл 45шины,Самораспределение адреса в системеосуществляется за счет того, чтоадаптируется модуль к месту своеговключения путем сравнения адреса, 50поступающего на входы 5, и индивидуального номера....

Номер патента: 1571595

Опубликовано: 15.06.1990

Авторы: Козелков, Лозбенев, Пархоменко, Черняев

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...В случае программной или аппаратной выработки внешнего по отношению к данному устройству сигнала о переходе объекта управления в аварийный режим, требующий оперативного вывода объекта из него, такой сигнал поступает. на вход 19 "Блокировка" и устанавливает на выходе триггера 17 блокировки сигнал высокого уровня. Этот сигнал высокого уровня (ВУ) с выхода триггера 17 блокирует возможные изменения в состояниях переключателей группы 1-4, тем самым устраняя потери времени, которые пришлось бы затратить на обработку прерывания, т.е. на установление нового соответствия между логическими и физическими адресами вследствие произошедшей перекоммутации элементов 10-11.Таким образом, в режиме блокировки устройство игнорирует любые изменения в...

Номер патента: 1573458

Опубликовано: 23.06.1990

Авторы: Козелков, Лозбенев, Пархоменко, Черняев

МПК: G06F 12/00

Метки: адресации

...в матрице блоков 8(9) в соответствии с сигналами переключателей:" .1-3. Сигнал высокого уровня (ВУ) на выходе переключателей 1-3 соответствует состоянию Блок включен /исправен, сигнал низкого уровня (НУ) - состоянию "Блок выключен/неисправен".После завершения переходных процессов в матрице блоков 8(9) коммутации устройство готово к работе в режиме взаимопреобразования логического и физического адресов. При этом логический адрес "1" всегда свяэыва 11 ф 11 ется с таким физическим адресом который соответствует 1 -му Функционал ьному блоку и з числа н ео тключ е нных /испр ав ных блоков и наоборот ( т . е . соответствие между полями логических и физических адресов для данного р аспр еделе ния фл аг ов годности , заданного...

Номер патента: 1575188

Опубликовано: 30.06.1990

Авторы: Вишняков, Герман, Орловский, Поправкин, Щурко

МПК: G06F 12/00

Метки: адресации, памяти

...3 сигналами У 4У .Далее блок 21 выдает сигнал СЛ,А, азатем СЛ,О, Этим достигается формирование порядковых номеров байтов всчетчиках 3 так же, как и в ранее описанной команде чтения. Параллельно сэтим в счетчик 9 записывается номерблока памяти (МЛД.РАЗ) сигналом У .Соответственно записанному номеру дешифратор 10 возбуждает выход ВБР.,который разрешает прохождение сигнала записи ЗП,П через элемент И 6на вход управления записью блока памя"ти 2 . В случае, когда нужно записы Квать последовательно несколько байтов (не более восьми), дополнительнок описанному сигнал ЗП,П через элемент 8 поступает на счетный входсчетчика 9 увеличивая его содержимое1 11на 1 , т, е . определяя э тим следующий по порядку :блок памяти, используемый для...

Номер патента: 1575189

Опубликовано: 30.06.1990

Авторы: Козелков, Лозбенев, Пархоменко, Черняев

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...должен бытьНУ. Сигнал ВУ на выходе 23 являетсяпризнаком неисправности в матрице элементов коммутации и должен восприниматься процессором, иак запрет на ис-,пользование блоков из данной подеистемы.55 формула изобретения Устройство для адресации блоков памяти, содержащее, группу переключа телей, регистр адреса, дешифратор адреса, первую группу элементов ИЛИ, две группы элементов коммутации, образукнцие треугольную матрицу размерности пхп, причем информационный вход регистра адреса является адресным входом устройства, выход регистра адреса соединен с входом дешифратора ад" реса, выходы элементов ИЛИ первой груп. пы являются выходами устройства, элементы коммутации первой группы рас" положены по главной диагонали матрицы, а элементы...

Номер патента: 1580373

Опубликовано: 23.07.1990

Авторы: Козелков, Лозбенев, Пархоменко, Черняев, Шашкин

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...с первогоинформационного входа блока 5 1-йгруппы на первый информационный входблока 5 (1+1)-й группы.Если же в цепи адресации отсутствуют неисправности, то происходитпередача кодов с второго информационного входа блока 5 1-й группы на первый информационный вход блока 5Ц+1)-й группы,После проверки адресации блоковпамяти внутри группы и установкина входе 7 контроля устройства сигнала низкого уровня устройство начинает работу в режиме присвоения годнымблокам памяти непрерывных адресов,При этом функциональный контрольпроводится только для тех блоковпамяти, которые находятся в неотключенных группах Формирователей 1 адреса, При этом соответствующий проверяемому блоку памяти переключатель12 устанавливается в единичное состояние, если блок...

Номер патента: 1580375

Опубликовано: 23.07.1990

Авторы: Козелков, Лозбенев, Морской, Пархоменко

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...системы 4 памяти, по второму адресу - второго блока и т,д,Го окончании контроля последнегоблока памяти блок 3 памяти хранит последовательность кодов адресов годных блоков системы 4 памяти, т,е.пох-му адресу в блоке 3 памяти хранится -й код (адрес),)-го годного блока системы 4 памяти,В режиме обращения к годным бло"кам системы 4 памяти с входа 11 режи-ма работы устройства сигнал "Контроль"убирается и счетчики 1 и 2 устанавливаются в "третье состояние",На адресный вход 10 устройства поступает текущий адрес обращения, Навход 7 устройства поступает синхросе"рия сигналов считывания (считывание +синхроимпульс). По -му логическомуадресу из блока 3 считывается 1-й физический адрес годного блока системыпамяти, который с адресного выхода...

Номер патента: 1580376

Опубликовано: 23.07.1990

Авторы: Козелков, Лозбенев, Морской, Пархоменко

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...сумма где А = 000,на выходе второго сумматора сумма и так далее, причем ца выходе последнего сумматора сумма 45 По окончании процесса суммировация на первом и третьем входах блоков 3 сравнения находятся коды: на первомблоке 3 000 и Л, = " , ца втором блоке 3 Р и 5 , на и-м блоке 3 Яи 2Следовательно, 1.-й сумматор складывает начальный адрес с общей емкостью55 1-го блока, чтобы получить цачальныи адрес следующего блока,При обращении к блокам памяти ца вход 5 устройства поступает текущий адрес, а блоки 3 сравнения определя -ют, находится ли текущий адрес в заданных (сумматором) диапазонах или нетЕсли входной адрес А удовлетворяет требованию то возбуждается первый блок памяти,Если входной адрес удовлетворяет требованиюто...

Номер патента: 1587517

Опубликовано: 23.08.1990

Автор: Лупиков

МПК: G06F 12/00

Метки: адресации, буферной, памяти

...счетчике 3 - информационный объем первой буферной зоны блока памятиПри необходимости модификации адреса по входу 12 синхронизации поступает сигнал, который добавляет единицу к содержимому счетчика 1 и уменьшает на единицу содержимое счетчика 3, в котором фиксируется код текущего объема первой зоны буферной памяти.Формирование последующих адресов обращения для первой буферной зоны производится в устройстве аналогично.По окончании формирования адресов первой буферной зоны на выходе заема счетчика 3 появляется сигнал, который уменьшает на единицу содержимое счетчика 5. 11 ри этом выходные сигналы счетчика 5, воздействуя на адресные входы мультиплексора 2, подключают к информационным входам счетчиков 1 и 3 выходные сигналы регистра 4, в...

Номер патента: 1594547

Опубликовано: 23.09.1990

Авторы: Козелков, Лозбенев, Пархоменко, Черняев

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...группу выходов 6 устройства, элемент ИЛИ-НЕ 7 и группу Р"триггеров 8;20Устройство работает следующим образом.На сеансе распределения памяти в соответствии с сигналами переключателей 1 сигнал высокого уровня на 25 выходе переключателей 1-4 соответствует состоянию "Блок включен" (исправен), сигнал низкого уровня - "Блок выключен" (неисправен).После сеанса распределения памяти устройство готово к работе в режиме внешних обращений. При этом 3-му адресу обращения (3 =1,2,..,п) всег да соответетвует 1-й блек памяти из числа неотключенных и незанятых блоков памяти.В режиме внешних обращений работа предлагаемого устройства не отличается от работы известного за исключением того, что при любом адресе обращения и соответственно нри сеансе с...

Номер патента: 1619281

Опубликовано: 07.01.1991

Авторы: Беляков, Прошин, Чернов

МПК: G06F 12/08

Метки: адресации

...ЭВИ и код коэффициента перекрытия физических областей адресного пространства памяти в данной логической области ад.ресного пространства ЭВМ.На фиг.3 а-Зг показаны таблицы истинности выходных сигналов блока 7 (Фиг.3 а), где а, б, в, г - сигналы, унитарного кода номера логической области; е, и - сигналы двоичного кода номера логической области; д - сигнал индикации обращения к памяти; и, к - сигналы кода коэффициента перекрытия физических областей. Знаком 4 обозначены произвольные либо161928 А- А- А, + А;. 5безразличные логические состояниясоответствующих сигналов,В соответствии с таблицей истинности (Аиг.Зг) сигнал д возникаеттолько в случае попадания А в одну5иэ данных логических областей адресного пространства ЭВМ, Сигналы к,...

Номер патента: 1628064

Опубликовано: 15.02.1991

Авторы: Голдобин, Фионов

МПК: G06F 12/08

Метки: адресации

...(0,1,2)первого виртуального адресного пространства отображаются в неупорядоченные страницы (0,5,7,2) физического адресного пространства, т.е.фрагментированное (состоящее из чередующихся случайным образом занятыхи свободных страниц физичсское адресное пространство может соответствовать непрерывному виртуальному адресному пространству, что облегчает распределение памяти и ведет к более рациональному ее использованию.Кроме того, некоторые физическиестраницы (напримернулевая О-я иК-я) могут быть общими для задач,выполняющихся в различных виртуальныхадресных пространствах.Через эти страницы задачи могутпроизводить обмен данными,Так как отображение, показанное впримере, может изменяться во времявыполнения задач, то эти задачимогут получать...

Номер патента: 1649552

Опубликовано: 15.05.1991

Авторы: Козелков, Лозбенев, Пархоменко, Черняев

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...А,Огар Техред И.Моргентал,Корректор Н,Ревскал Заказ 1523 Тираж ч 06, ПодписноеВНИИПИ Государственного комитета по изобретениям и открытчям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 Изобретение относится к автоматике и вычислительной технике, можетбыть использовано для адресации блоков в системе памяти и является усовершенствованием изобретения по аят,св.1394217,Цель изобретения - расширениефункциональных возможностей устрой"ства.На чертеже приведена Функциональная схема устройства.Устройство содержит группу переключателей 1, первую группу элементовИ 2, группу и регистров 3 условныхадресов, группу и схем 4 сравнения,счетчик 5, регистр 6 сдвига,...

Номер патента: 1656542

Опубликовано: 15.06.1991

Авторы: Вишняков, Дементьев, Папков

МПК: G06F 12/00

Метки: адресации, памяти

...структур памяти, к которым принадлежат переменные, и только в случае их равенства переходят к сравнению собственно значений этих переменных.При сравнении адресов устройство работает следующим образом,По внутренней шине значение содержимого регистра 1 подается на входы мультиплексора 22, По другой шине содержимое регистров 2, 4, 5, 6 подается на входы другого мультиплексора 23, На первые управляющие входы блоков 22 и 23 подаются управляющие сигналы с второго и третьеговыходов блока 25, которые предписывают5 выбор необходимых в текущей операции регистров, С выходов блоков 22 и 23 данныепоступают на входы блока 24 сравнения,который в соответствии со значениямиданных вырабатывает сигналы "Равно","Меньше" и "Больше". Сигналы...

Номер патента: 1656543

Опубликовано: 15.06.1991

Авторы: Бондаренков, Федотов, Шипилов

МПК: G06F 12/00

Метки: адресации, памяти

...неизменным, а в регистр 5 п+1 принимается значение Р 2, которое выдается на выход 16 устройства.Работа устройства в режиме реконфигурации памяти повторяется изложенным по-.рядком в течениетактов. За это время присваиваются логические номера всЕм годным блокам памяти в порядке убывания интерливинга. Присвоенные блокам логические номера запоминаются в регистрах 51- 5 П, Так, например, при а = 4, нулевом значении переключателя 12, единичном значении переключателей 11, 1 з, 14, формировании признаков интерливинга в соответствии с таблицей, использовании базы,81 ==111.112 и при подключении выхода 18 устройства к его входу 15 будут выполняться следующие действия.В первом такте реконфигурации (при опросе признака "И 4) запись в...

Номер патента: 1661774

Опубликовано: 07.07.1991

Авторы: Гордиенко, Титов

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...14 переполнения и второй вход дополнительного элемента И-ИЛИ. Если дополнительный и первый переключатели включены, то на втором выходе первого ЭК 1 формируется ВУ, который затем поступает в шифратор.Если (д+1)-е переключатели, последующие за выбранным а-м выходом дешифратора 2, выключены, то на выходе одного иэ ЭК 1, соответствующего какому-либо следующему включенному блоку памяти устанавливается ВУ.Если последний и-й переключатель выключен, то на втором выходе и-го ЭК 1 формируется НУ, а на выходе и-го элемента И-ИЛИ, дополнительном ЭК 11, выходе 14 переполнения устройства - ВУ, что показывает переполнение устройства. При этом, если дополнительный и первый переключатели включены, ка выходе дополнительного элемента И-ИЛИ и втором выходе...

Номер патента: 1674138

Опубликовано: 30.08.1991

Авторы: Бычков, Горовая, Кондратьев

МПК: G06F 12/00

Метки: адресации, памяти

...инверсные входы второго операнда группы 5 дешифраторов, В результате на Выходе дешифратора 5-"; будет находиться код 1001, . а оде де., ифратора 5-2 - код 1001 дешифратора 5-.3 - 0101 и на входе дешифратора 5-4 - 1010.ПредполаГается, что с арам ему четвертсуму разэяду кОда нэ входе дешифэатора из Групы 5 соответствует прямОЙ ВКОД Оазэлда первого операнда, третьему разряду кода - инверсный вход разряде пеэвОГО операнда, второму - прямой вход разряда второго операнда и порво-.лу - инверсный код разряда первого операнда. Прп этом первым младшим разрядом кода регнс ров 1 и 2 соответствует дешифратор 5 - 1, вторым разрядам регистров - дешифратор 5 - 2, третьим 5 - 3 и четвертым - дешифратор 5-4, Тогда на выходах дешифраторов 5 - 1; 5 - 2, 5...

Номер патента: 1675892

Опубликовано: 07.09.1991

Авторы: Козелков, Лозбенев, Пархоменко, Черняев

МПК: G06F 12/00

Метки: адресации

...101 Изобретение относится к автоматике и вычислительной технике и может быть использовано для адресации с преобразованием логического адреса обращения в физический адрес в резервированных ЗВМ,Целью изобрвцФниающряется занижение а и па ратурных щитНа чертеже представлена фнсциональф, " фная схема предлагаемого устройства,Устройство содержит и переключателей 1 флагов годности, сумматор 2, дешифратор 3 и и элементов И 4.Устройство работает следующим обра. зом.Логический адрес обращения к функциональному .блоку (например, процессору) поступает на вход дешифратора 3 (с нарастающим итогом), который преобразует двоичный позиционный код в двоичный единичный непозиционный код (например, код 101 преобразуется в 11111), Адресу обращения 1...

Номер патента: 1679490

Опубликовано: 23.09.1991

Авторы: Козелков, Лозбенев, Пархоменко

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...блоков памяти), сумматор 2, дешифратор 3, шифратор 4, элементы И 5, адресный вход 6 и адресный выход 7.Устройство работает следующим образом.Логический адрес обращения к функционально законченному блоку(каналу ввода- вывода, процессору, блоку памяти) в начальный момент времени с выхода 6 через сумматор 2 поступает на дешифратор 3. Адресу обращения на входе 6 в этот момент соответствуют сигналы высокого уровня на выходах дешифратора 3 с 1-го по 1-й (1=1п), После этого по цепи обратной связи выходы дешифратора 3 - элементы И 5 - входы сумматора 2 - выход сумматора 2 - вход дешифратора 3 происходит асинхронное преобразование логического адреса обращения в физический адрес полных (неотключенных, незанятых) функциональных блоков....

Номер патента: 1686449

Опубликовано: 23.10.1991

Авторы: Карпенко, Козелков, Лозбенев, Пархоменко

МПК: G06F 12/00

Метки: адресации

...на входе 24 через управляющий вход второго БК 21, во-первых, поступая на управляющий вход мультиплексора 26, делает возможным прохождение ФА с выхода шифратора ФА 11 на первый информационный выход БК 21 и, во-вторых, поступая на управляющий вход демультиплексора 27, направляет сигнал с его входа на его первый выход, (Сигнал ВУ /НУ/ на управляющем входе мультиплексора 26 означает соединение его выхода с его вторым (первым) входом, сигнал ВУ /НУ/ на управляющем входе демультиплексора 27 означает соединение его входа с его первым (вторым) выходом). Поскольку в режиме "Контроль 1" сигнал нэ входе 25 имеет НУ, то схема сравнения 28 второго БК 21 не работает, Таким образом, в режиме "Контроль 1" второй БК разрешает поступление на вход...

Номер патента: 1689956

Опубликовано: 07.11.1991

Авторы: Втюрина, Доколин

МПК: G06F 12/00

Метки: адресации, памяти

...сравнения кодов адреса. При наличии этого сигнала и сигналов высокого уровня на всех остальных входах элементов 37 и 38 на выходе элемента 36 в момент времени Т 4 появляется сигнал высокого уровня. Изменение уровня сигнала на входе однсвибрзтора 40 в момент времени Т 4 заставляет его сформировать короткий импульс низкого уровня, переключающий триггер 41 из состояния "О" в состояние "1". Момент времени Т 4 определяется из условия действительности результата сравнения кодов адреса блоком 10 сраьнения и предшествует формирыанию стробов обращения на входах-выходах 30 Я и ОЧ 1 и выходах МЕМЯ и МЕМК блока 7(фиг. 3),В результате перекгночения триггера 41 в состояние "1" на входе триггера 42 и линии 15 блокировки появляется единичный потенциал....

Номер патента: 1741142

Опубликовано: 15.06.1992

Авторы: Боженко, Мешков, Фегецин

МПК: G06F 12/08

Метки: адресации, памяти

...- на К 555 ИМ 6, мультиплексор 19 - на К 555 КП 11, регистры 20 и 21 - на К 555 ТМ 8, шинные формирователи 23 - на КР 580 ВА 86, остальные элементы также выполнены на серии К 555.Устройство работает следующим образом.При включении устройства микропроцессор (на фиг. 1 не приведен) по ШУ 13 устанавливает в течение нескольких тактов сигнал сброса по входу СБР КПДП 1 и входу сброса триггера 3, При этом сигнал блокировки с выхода ЗПТ КПДП 1 принимает значение "0", разрешая работу дешифратора 8, отключая выходы блоков 11 и 12 по их вторым управляющим входам от ША 15. КПДП 1 для работы одного из четырех его штатных каналов поддерживается находящимся в нем 16-разрядным регистром начального адреса (РА), в который заносится начальный адрес...

Номер патента: 1753476

Опубликовано: 07.08.1992

Авторы: Говоров, Есин, Маригодов, Пузанов

МПК: G06F 12/00

Метки: адресации, памяти

...2 нестанет равным содержимому регистра 1. В этом случае с выхода первого 10 цифрового блока сравнения снимается сигнал Ос 1, который подводится к второму входу генератора 6 и срывает его генерацию, Врезультате в счетчике 4 фиксйруется номер корпуса БИС РОЗУ, в котором находится инструкция, номер которой равен (йи) и находится в регистре 1. а в счетчике 5 - адреспервого символа в инструкции применительно к данному номеру корпуса БИС РПЗУ. Выход блока 10 является первым управляющим выходом устройства.Сигйал Ос 1 с выхода блока 10 подводится к МОИ. Передний Фронт этого сигнала Устройство (фиг. 1) работает в .следующей последовательности.Сигнал 01(фиг, 2), поступающий от МПИпо первому управляющему входу устройст-.5 ва, подводится к...

Номер патента: 1805472

Опубликовано: 30.03.1993

Авторы: Боженко, Мешков

МПК: G06F 12/08

Метки: адресации, памяти

...из свободных зон опреному фронту, сигнала на вСИ а входе 8 в тех "5 деляется шифратором 3 по состоянию региразрядах регистра 2, которые соответству- страт а 2,ют занятым зонам, устанавливстанавливается "1". В режиме поиска свободных зон с ихПри последовательноив тельной загрузке код загру- последующей загрузкой сигнал ПОИСК до. П изнаки заняжаемой зоны поступает пы поступает повходу 6, В преоб- полняется сигналом ЗАГР. ризнаки заняразователе из это1 этого двоичного кода 20 тости устанавливаются в регистре вформируется унитарныи код, в к отором раз- соответствии с кодом на информационномряд, соответствующии и оступившему дво- выходе шифратора 3 аналогично работе вв егист 2 заноичному коду; фиксируется уровнем "0", а режиме загрузки,...

Номер патента: 1837298

Опубликовано: 30.08.1993

Авторы: Боженко, Гриниха, Мешков

МПК: G06F 12/00

Метки: адресации, данных, массивов

...счетчиком 4, Верхний левый элемент массива адресуется нулевыми значениями счетчиков 3, 4, Передача элементов прямоугольного фрагмента массива производится в порядке слева направо, сверху вниз. Перед передачей элементов фрагмента процессорный блок 1 производит инициализацию счетциков 3, 4 и регистров 6, 7. Он последовательно выбирает из стека своей системной памяти их атрибуты и заносит в укаэанные счетчики и регистры, сначала указывая адрес АЗ, затем трижды А 2. В результате выбранные процессорным блоком 1 из стека четыре байта атрибутов фрагмента последовательно выводятся на информационную шину 10, сначала байт УлВ, сопровождаемый адресом АЗ, затем дважды Хлв, затем Хя, сопровождаемые адресом А 2. Выдаваемая информация стробируется по...

Номер патента: 2002307

Опубликовано: 30.10.1993

Автор: Кривошеин

МПК: G06K 3/00, G09G 5/22

Метки: адресации, знакогенератора

...печати последнега знака В строке подача тактовых импульсов нз вхОд 14 прекращается, печатающая головка пеь реводится в одно из крайних положений,В случае п 8 рееадз ГОлОВки В прзВое положение триггер 1 обнуляется сигналом, принимаемым нз вход 13 с прзеога конце- ВОГОДЗТЧИКЗ ГОЛОВКИ. ь ьРИ ПОЯВЛЕНИИ З ВХО- де 14 устройства первого тактового ИМПуЛЬСа (ФИГ.4 б), ПастуьПЗЮщЕГО ЧарЕЗ ЭЛ 8- мент И - НЕ 3 на вычитающий вход счетчика 8, на выходе переноса с етчикз появляется сигнал нулевого уровня (фиг,4 з), который подается через элемент И 7 еа внешнее устройства. Па этому сигналу в регистр 10 записывается из енешвьего устройства адрес знака (фиг,4 д 1 По зздььему фронту тзк- таеаГО ИМПУЛЬС: ь-ь Гь,ььп-ды с . ь;", П.РГ.ХОДЯТ О2002307 30...