Устройство для адресации массивов данных

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 3729 6 06 Е 12/О АНИЕ ИЗОБРЕТЕНИЯ ТОРСКО ВИДЕТЕЛ ЬСТВ(54) УСТРОИСТВО СИВОВ ДАННЫХ (57) Изобретение ной технике, в ча равления внешн использовано дл пространства ми мяти данных, но довательный хар является повыш ройства. Постав тем, что устройст дешифратор, два и одновибратор,%32олите мсомИ.Б, Бо ческии институт Гриниженк Титце У Шемотехника, М,21,17.Патент США М6 06 Е 13/06, 1 к К, Ми лупроводниковая 1982, с,389-397,346442. ределяет первыи адрес нэ своем первом выходе, подключенном к счетному входу первого счетчика 3, входу стробирования компаратора 8 и входу выборки блока 5 памяти, второй адрес на своем втором выходе, соединенном с синхровходами регистров 6, 7 и первым входом установки первого счетчика 3 и третий адрес на своем третьем выходе подключенном к входу установки второго счетчика 4. Выходы чтения и записи блока 1 подключены к соответствующим входам блока 5 и стробирующим входам дешифратора 2. Выход первого регистра 6 подключен к первому информационному входу компаратора 8 и информационному входу второго регистра 7, выход которого заведен на информационный вход счетчика 3, выход которого подключен к первому адресному входу блока 5 и к второму информационному входу компаратора 8, выход которого через одновибратор 9 заведен на второй вход записи счетчика 3 и синхровход счетчика 4, выход которого соединен с вторым адресным входом блока 5. ительам упт быть есного ции па- послельнаяврерныи рой 4 торой тор 9, ойст- мацин к тчика ва. Де ходам а 1,оп СУДАРСТВЕННОЕ ПАТЕНТНО ДОМСТВО СССРОСПАТЕНТ СССР) Изобретение относится к вычисл ной технике. в частности к,устройств рввления внешней памятью, и може использовано для расширения адр пространства микроЭВМ при адреса яти данных, носящих произвольновательный характер.Цель изобретения - повышение быстро действия устройства,На фиг,1 представлена функциона с ема устройства; на фиг.2 приведень енные диаграммы работы устройства.Устройство содержит процессо б бок 1, дешифратор 2. первый 3 и вто с етчики, блок 5 памяти, первый 6 и в 7 регистры, компаратор 8, одновибра информационный вход-выход 10 устр в, Процессорный блок 1 через инфор онный вход - выход подключе нформационным входам второго сче и первого регистра 6, входу - выходу блока памяти и входу - выходу 10 устройст фратор 2 по информационным в а заводится адресный выход блок относится к вычислительстности к устройствам упей памятью, и может быть я расширения адресного кроЭВМ при адресации пасящих произвольно-после- актер, Целью изобретения ение быстродействия устленная цель достигается во содержит два регистра, счетчика, схему сравненияНа фиг,2 обозначены: а - в - соответственно первый-третий выходы дешифратора 2; г, д - сигналы записи и цтения процессорного блока 1; е - интервал совпадения входных операндов компаратора 8; ж - выход компаратора 8; э - выход одновибратора 9.Дополнительно обозначены уцастки: 1 - инициализации счетчиков 3, 4 и регистров 6, 7 перед информационным обменом с памятью; 11 - начало записи/чтения первой строки фрагмента; 111 - запись/чтение последних двух элементов строки фрагмента;1 Ч - запись/чтение следующей строки,Устройство работает следующим образом.Блок 5 памяти хранит информационный массив размерностью 256 х 256 элементов. Он адресуется по горизонтали 8-разрядным счетчиком 3, по вертикали 8-разрядным счетчиком 4, Верхний левый элемент массива адресуется нулевыми значениями счетчиков 3, 4, Передача элементов прямоугольного фрагмента массива производится в порядке слева направо, сверху вниз. Перед передачей элементов фрагмента процессорный блок 1 производит инициализацию счетциков 3, 4 и регистров 6, 7. Он последовательно выбирает из стека своей системной памяти их атрибуты и заносит в укаэанные счетчики и регистры, сначала указывая адрес АЗ, затем трижды А 2. В результате выбранные процессорным блоком 1 из стека четыре байта атрибутов фрагмента последовательно выводятся на информационную шину 10, сначала байт УлВ, сопровождаемый адресом АЗ, затем дважды Хлв, затем Хя, сопровождаемые адресом А 2. Выдаваемая информация стробируется по выходу записи (фиг.2 г, 1), что отрабатывается третьим, а затем вторым выходами дешифратора 2 (фиг,2 а, б, 1),По окончании процесса инициализации: в регистре 6 хранится координата Хп правого столбца, передаваемого прямоугольного фрагмента; в регистре 7, счетчике 3 - координата Хлв левого верхнего элемента передаваемого фрагмента; в счетчике 4 - координата Улв левого верхнего элемента передаваемого фрагмента. Процессорный блок 1 переходит к последовательному обмену байтами, укаэанного фрагмента с блоком 5 памяти. выставляя адрес А 1, которому соответствует первый выход дешифратора 2.Первый выход дешифратора 2 активизирует блок 5 памяти по входу доступа Ей, по активности сигнала записи или чтения (О/Я, ВО) подключая вход или выход блока 5 к шине 10 (фиг.2 в, г, д. 11). По окончании чте 51015 ния-эаписи очередного элемента в блоке 5 памяти счетчик 3 инкрементируется, адресуя следующий элемент фрагмента по строке. Последний элемент строки фрагмента определяется на компараторе 8 (фиг.2 е, ж, Ш), импульс с стробируемого выхода которого своим задним фронтом запускает одно- вибратор 9 (фиг.2 з, 1 1), который заносит по второму входу записи в счетчик 3 из регистра 7 координату Хлв левого столбца фрагмента, и инкрементирует по сцетному входу счетчик 4, В результате счетчики 3, 4 адресуют крайний левый элемент следующей строки и процесс перекачки может быть продолжен (фиг.2, 1 Ч). По просчету процессорным блоком 1 всех передаваемых элементов фрагмента процесс "перекачки" заканчивается. 20 Формула изобретенияУстройство для адресации массивовданных, содержащее регистр, дешифратор и два счетчика, причем вход задания режима функционирования устройства подклю чен к информационному входу дешифратора, первый и второй стробирующие входы которого соединены соответственно с входами чтения и записи устройства, первый выход дешифратора подключен к счетному 30 входу первого счетчика и к выходу стробирования обращения к памяти устройства, второй и третий выходы дешифратора подключены соответственно к первому входу записи первого счетчика и к входу записи 35 второго счетчика, выход которого подключен к выходу адреса столбца массива устрдйства, выход первого счетчика подключен к выходу адреса строки массива устройства, вход параметров адресуемого массива уст ройства подключен к информационномувходу второго счетчика, о т л и ч а ю щ е ес я тем, что, с целью повышения быстродействия, в него введены регистр, схема сравнения и одновибратор, причем вход 45 параметров адресуемого массива устройства подключен к информационному входу первого регистра, выход которого подклюцен к информационному входу второго регистра и к первому информационному входу 50 схемы сравнения, выход которой через одновибратор подключен к второму входу записи первого счетчика и к счетному входу второго счетчика, выход второго регистра подклюцен к информационному входу пер вого счетчика, выход которого подключен квторому информационному входу схемы сравнения, стробирующий вход которой подключен к первому выходу дешифратора, второй выход которого подключен к синхровходам первого и второго регистров,1837298 фи Смирнова Составитель Г Техред М.Мор рректор О. Густи Редакто нтал изводственно-издательский комбинаПатент", г, Ужгород, ул.Гагарина, 10 Тираж осударственного комите113035, Москва Подписноепо изобретениям и открытиям при ГКНТ СС