Устройство для адресации

Номер патента: 1418712

Опубликовано: 23.08.1988

Авторы: Макеев, Сапрыкин, Чирский, Шафран

МПК: G06F 9/36

Метки: адресации

...появится единичный потенциал, который поступив на инвертирующий вход элемента И 58, закрывает прохождение тактовых импульсов на вход считывания информации иэ регистра 61, одновременно разрешая перезапись состояния счетчика. Сигнал переноса поступает на выход 49 узла 39. Выход элемента И 58 соединен с выходом 48 узла 39. Импульс переноса из первого узла управления циклом попадает на вход 46 следующего узла управления циклом, в результате чего происходит сумми 1418712рование константы шага, записанной в регистр 61 этого узла, а счетчик 63 этого узла увеличит содержимое на единицу. После перезаписи счетчика 63 в первом узле управления циклом исчезнет сигнал переноса, поэтому следующий узел управления циклом отключается от сумматора 1 О, к...

Номер патента: 1119076

Опубликовано: 15.10.1984

Авторы: Белугин, Потяева

МПК: G11C 8/12

Метки: адресации, буферной, памяти

...группы блока элементов И, счетный вход третьего счетчика подключен к выходу второго счетчика, счетный вход которого подключен к выходу первого счетчика, другой вход элемента ИЛИ является четвертым входом устройства, а выход элемента ИЛИ подключен к установочному входу первого счетчика.На фиг. 1 представлена структурная схема устройства адресации для буферной памяти; на фиг, 2 - структурная схема преобразователя кодов.Устройство адресации для БЗУ содержит счетчики 1, 2 и 3, элемент ИЛИ 4, преобразователь 5 кодов и блок 6 элементов И, входы 7 и 8,выход 9, входы 10 и 11, входы 12 и 13 преобразователя 5, выходы 14 преобразователя 5, группы 15 и 16 элементов И блока 6.Преобразователь 5 кодов содержит блок 17 умножения и сумматор...

Номер патента: 1129613

Опубликовано: 15.12.1984

Авторы: Кривего, Кривенков, Прокопенко

МПК: G06F 9/36

Метки: адресации, вычислительной, многопроцессорной

...собой постоянное или полупостоянное запоминающее устройство, в ячейках которогозафиксированы микропрограммные слова.Каждой из ячеек соответствует свойадрес, подаваемый на адресный входнакопителя 7 микропрограмм с выходаадресного регистра 11,Синхроимпульс, поступающий по шине 12 запускает триггер 9, которыйсвоим единичным выходом разрешает работу генератора 10 импульсов. Последний формирует на своем прямом и ин-версном выходах взаимоинверсные последовательности импульсов, По положительному фронту триггера 9 и переднему фронту прямой последовательности импульсов в адресном регистре 1фиксируется код адреса, первая частькоторого поступает по входам 15, авторая с накопителя микропрограмм 7от считывания - по предыдущему адресу, в исходном...

Номер патента: 1267416

Опубликовано: 30.10.1986

Авторы: Макеев, Сапрыкин, Чирский, Шафран

МПК: G06F 9/36

Метки: адресации

...режиме адресации для выборки элементов из М-мерных массивов данныхустройство позволяет отсчитывать количество шагов адресации и переключать константы шага. Адрес первогочисла заносится в регистр 8 адресапо режиму прямой адресации. Регистры52 всех М блоков 36 загружаются та-.ключение выхода сумматора 1 О к информационному входу регистра 8 адреса.Сигнал с тактового входа 5 проходитчерез открытый элемент И 6 и попадаетна синхронизирующий вход 22 блока 20,дальше на вход 44 первого блока 36,а оттуда на счетный вход счетчика 54,который по первому Фронту пришедшегосчетного сигнала прибавляет 1 к содержимому счетчика. Если на выходепереполнения счетчика 54 не появляется сигнал, те, счетчик не переполняется, то от пришедшего тактового сигнала...

Номер патента: 1619281

Опубликовано: 07.01.1991

Авторы: Беляков, Прошин, Чернов

МПК: G06F 12/08

Метки: адресации

...ЭВИ и код коэффициента перекрытия физических областей адресного пространства памяти в данной логической области ад.ресного пространства ЭВМ.На фиг.3 а-Зг показаны таблицы истинности выходных сигналов блока 7 (Фиг.3 а), где а, б, в, г - сигналы, унитарного кода номера логической области; е, и - сигналы двоичного кода номера логической области; д - сигнал индикации обращения к памяти; и, к - сигналы кода коэффициента перекрытия физических областей. Знаком 4 обозначены произвольные либо161928 А- А- А, + А;. 5безразличные логические состояниясоответствующих сигналов,В соответствии с таблицей истинности (Аиг.Зг) сигнал д возникаеттолько в случае попадания А в одну5иэ данных логических областей адресного пространства ЭВМ, Сигналы к,...