Патенты с меткой «адресации»

Номер патента: 1322292

Опубликовано: 07.07.1987

Авторы: Кулик, Лысков, Питерский, Рахов

МПК: G06F 12/00, G11C 15/00

Метки: адресации, блока, памяти, содержанию

..."1" указывает на позицию последней буквы слова-ключа в списке слов, расположенных вдоль горизонтальной стороны матрицы (в данном примере получена 19 позиция). Однозначность этого указания позволяет полученный вектор превратить в удобное двоичное число или применить непосредственно для реализации известными механизмами вы борки при обращении к блоку памяти, Если полученный вектор пуст, заданное слово-ключ в списке ключей отсутствует, если в полученном векторе содержится более, чем одна "1", столько же слов-ключей содержится в списке (вектор укажет позиции их всех),Не описывая известные процедуры занесения информации в блок памяти, рассматривают работу устройства в режиме "Запись" (режим подготовки логических векторов), От внешнего...

Номер патента: 1328820

Опубликовано: 07.08.1987

Авторы: Ефимов, Зарецкий, Костюченко, Мазаник

МПК: G06F 12/00

Метки: адресации, памяти

...49 и 50 исходныекоды адреса и сдвига (то же будет,если идет обращение не к объединенно- Юму массиву) на выходы 26 и 27.Еслиадрес обращения находится во второммассиве из тех, которые выделеныи объединены, то на выходе 27,26 выдяются коды начала второго массива 15с регистра 34 и сдвига во втором массиве с сумматора 47, равного разностиполного адреса обращения и адресаконца первого массива.Коммутатор 28 работает следующим 20образом. Сигнал запуска потенциального вида на входе 76 поступает наформирователь 68, с выхода которогоимпульсный сигнал устанавливает триггер 73 в "1" и запускает элемент 69задержки, выходные сигналы которогопо очереди открывают пары групп элементов И 70 блока. Коды объемов иадресов двух выбранных свободных массивов...

Номер патента: 1355977

Опубликовано: 30.11.1987

Авторы: Ковалев, Купровский, Лозбенев, Пархоменко

МПК: G06F 12/00

Метки: адресации, памяти

...ее с я тем, что, с целью расширения области применения. устройства за счет возможности реконфигурации памяти, в него введены группа дешифраторов и группа блоков коммутаторов, причем первые входы дешифраторов группы соединены с входами блокировки младших разрядов соответствующих элементов сравнения группы и с входом сигнала 11355977Изобретение относится к вычислительной технике, может быть применено для адресации блоков памяти в ЦВМи является усовершенствованием устройства по авт.св.1298755.Целью изобретения является расширение области применения за счет управления организацией памяти.На чертеже представлена структурная схема устройства.Устройство содержит группу 1 переключателей, группу 2 сумматоров,группу 3 элементов сравнения, группу4...

Номер патента: 1361564

Опубликовано: 23.12.1987

Авторы: Волкас, Дайлиде, Кумяляускас, Синкявичюс

МПК: G06F 12/08

Метки: адресации

...1, микроЭВМ, центральныйпроцессор 2, блок 3 непереключаемойпамяти, блоки 4 памяти, согласователи 5 магистралей, коммутатор 6, дешифратор 7, регистр 8, шифратор 9и формирователи 10 старших разрядовадреса.Формирователь 10 (фиг.2) содержитдва элемента И 11 и 12,Устройство работает следующим образом,Процессор 2 имеет доступ по магистрали 1 к блоку 3 непереключаемойпамяти, который настроен так, чтостаршие разряды адреса РАД 16 и РАД17 не влияют на его работу. Блок 3занимает физические адреса адресногопространства ЭВМ, как показано нафиг.З, Блок 4 памяти содержит тримодуля, которые настроены на определенный код дополнительных адресныхразрядов РАД 16 и РАД 17 (коды 01,10 и 11). Код 00 в устройстве неиспользуется ни одним модулем блока4 и...

Номер патента: 1361566

Опубликовано: 23.12.1987

Авторы: Ефимов, Зарецкий, Костюченко, Мазаник

МПК: G06F 13/00

Метки: адресации, оперативной, памяти

...16. Эта сумма равна адресу последнего в списке объема размером С. Затем от содержимого счетчика отнимается единица и он начинает указывать на предпоследний (невыделенный) массив. Если выделенный массив является единственным в списке, то по цепи ИЛИ-НЕ 13 - элемент 4 задержки - элемент ИЛИ 3 обнуляется С-й триггер 5.При записи подаются коды 18, 22 и 25 объема свободного массива, признаки записи и адреса этого массива, К-й выход дешифратора 1 через К-й элемент И 2 включает в единичное (подтверждает) состояние триггер 5, прибавляет единицу к содержимому счетчика 12 и через элемент ИЛИ 9 и коммутатор 15 выдает на выход 26 адрес, равный сумме содержимого регист.ра 10 и нового содержимого счетчика 12. По этому адресу (адресу последнего массива...

Номер патента: 1388875

Опубликовано: 15.04.1988

Авторы: Ковалев, Купровский, Лозбенев, Пархоменко, Халявко

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...адресного поля по гоцным блокам 13 памяти модулей 12 памяти аналогично устройству-прототипу.Математические адреса годности годных блоков 13 памяти, поступающие на вход п текущего адреса устройства, вызывают срабатывание соответствующих элементов 3 сравнения. Сигнал с выхода сработавшего -го (1 = 1тп) элемента 3 сравнения вызывает появление сигнала выборки модуля на выходе 10 устройства и оцновременно открывает 1-ю группу элементов И 5, на вторые входы которых постоянно подается физический адрес 1-го блока 13 памяти.С выходов элементов И 5 1-й группы физический адрес годного блока 13 памяти поступает на выход 9 устройства и далее в модуль 12 памяти.Обращение к негодному блоку 13 памяти (например, 1-му) в предлага емом устройстве...

Номер патента: 1388876

Опубликовано: 15.04.1988

Авторы: Купровский, Лозбенев, Пархоменко

МПК: G06F 12/00

Метки: адресации, памяти

...подается сигнал контроляблоков 4 памяти, который поступаетна первый вход элемента ИЛИ 5 и проходит на первые вхоцы сумматоров 2,На вторые входы первого сумматора 2подается начальный адрес, Таким образом, всем блокам 4 памяти присваиваются последовательные адреса, а навыходах последнего сумматора 2 устанавливается код, соответствующий об -щему коликзству блоков 4 памяти. Далее устройство работает в режиме определения работоспособности блоков 4памяти всей системы, При обращении кпамяти элементы 3 сравнения осуществляют сравнение адресов, поступающихс выходов сумматоров 2 и с адресныхшин,В случае совпадения адреса на выходах К-го сумматора, где К = 1М(М - количество блоков 4 памяти вгруппе), с поступившим по адреснымшинам, на К-м элементе...

Номер патента: 1388877

Опубликовано: 15.04.1988

Авторы: Купровский, Лозбенев, Пархоменко

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...аналогично описанному. Процесс переключения элементов коммутации протекает асинхронно, причем коммутация через включившиеся элементы коммутации выходов дешифратора 6 и выходов элементов 7-9 ИЛИ, подключенных к адресным схемам блоков памяти, происходит сверху вниз и слева направо.Таким образом, если на выходе какого-либо переключателя установлен НУ, то в этой строке матрицы на первых выходах всех элементов коммутации устанавливаются сигналы НУ и, следовательно, сигнал,НУ на выходе соответствующего элемента ИЛИ, что делает невозможным возбуждение отключенного блока памяти при любом адресе обращения. Если на выходе какого-либо переключателя установлен сигнал ВУ, то это вызывает включение в этой строке того элемента коммутации, который...

Номер патента: 1388879

Опубликовано: 15.04.1988

Авторы: Комарченко, Лопатин, Матвеев, Машаров, Щекин

МПК: G06F 13/28, H03K 23/00

Метки: адресации, доступа, памяти, прямого, счетчик

...адресам.Формула изобретенияСчетчик адресации для прямого доступа к памяти, содержащий четыре триггера,шесть элементов НЕ, двенадцать элементов И, инверсные выходы с первого по четвертый триггеров соединены с входами с первого по четвертый элементов НЕ соответственно, выход первого элемента НЕ соединен с первым входом первого элемента И, выход второго элемента НЕ сое-: динен с первыми входами с второго по пятый элементов И, выход третьего элемента НЕ соединен с первыми входами с шестого по Восьмой элементов И и вторым входом третьего элемента И, выход четвертого элемента НЕ соединен с первыми входами девятого и десятого элементов И и вторыми входами четвертого и седьмого элементов И, инверсный выход четвертого триггера соединен с...

Номер патента: 1394217

Опубликовано: 07.05.1988

Авторы: Купровский, Лозбенев, Пархоменко

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...закрытым и на втором входе входного элемента И 11 находится сигнал низкого .уров"ня, который запрещает переключениесчетчика 5 по второму синхроимпульсу,После прихода второго синхроимпульса логическая сдвигается спервого выхода регистра 6 сдвига нанвторой, а переключение счетчика непроисходит. Аналогично происходит присвоениепоследовательно-непрерывных адресовостальным неотключенным блокам памяти, 13942 7Таким образом, счетчик 5, хранящий адрес последнего годного блока,увеличивает свое состояние на единицу только после установления фактагодности очередного проверяемого бло"ка (т.е. после установки в единичноесостояние переключателя 1 проверяемого флока) .Одновременно с этим в регистре 6 10условных адресов записываются адре"са,...

Номер патента: 1399814

Опубликовано: 30.05.1988

Авторы: Вяземский, Холуянов

МПК: G11C 8/06

Метки: адресации, буферной, памяти

...а код Ом = 000000, Это объясняется тем, что разряд 2 кода часов изменяется не по двоичному закону. Поэтому для устранения ошибки в адресации изменение разряда 2 кода часов должно быть с необходимостью модифицированно, т.е. приведено к чисто двоичному закону, Таким образом,для принятого объема памяти продолжительность полного цикла изменениязначений Оч, О и Р составляет 48 ч.Устройство работает следующим образом.5На шину 7 поступают импульсы с периодом Т = 1 с от внешнего эталона. Как было принято выше младший разряд кода адреса (разряд 2 счетчика 1) меняется каждые 15 с, поэто му изменение двух старших разрядов счетчика 1 происходит по двоичному закону, по которому изменяются и младшие разряды счетчика 2 (графы 5 и 6 таблицы), Поэтому...

Номер патента: 1408439

Опубликовано: 07.07.1988

Авторы: Гуревич, Манукин, Меркуль

МПК: G06F 12/02

Метки: автоматической, адресации, конфигурации, памяти, эвм

..."Синхр, ФА" и "Синхр УА",поступающими с процессора 1, происходит изменение кодов на +1 в регистрахби 5,В случае отрицательного результатапри проверке тестовым контролем модуля памяти,в памяти 3 сигналы "Запись"и "Синхр, УА" не вырабатываются, т.е,3 1408запись кода регистра 5 в соответствующий регистр блока 7 не производится,также не изменяется состояние в соответствующем разряде регистра 10,При переполнении регистра 5 в про 5цессор 1 выдается сигнал об окончаниирежима конфигурации памяти "Конецконфигурации"Таким образом, в режиме конфигурации в регистрах блока 7последовательно записываются кодыфизических адресов исправных модулейпамяти, а в блоке 11 индикации индикаторы, соответствующие исправным модулям памяти,...

Номер патента: 1410039

Опубликовано: 15.07.1988

Авторы: Борзенков, Горбунов, Кириллова, Ляхов, Разумов, Щенов

МПК: G06F 12/00

Метки: адресации, памяти

...ИЛИ 15 будет состояние разряда дресации байта (00 р) и поэтому в дополнительном п+1 разряде магистрали бупет нулевое состояние, если адрес команды и данных четный, и единичное состояние, если адрес команды ипи дянных нечетный При выполнении команд с байтовыми операциями обращение за операндом производится в ту память, откуда выбраня команда, так кяк в этом случае нг выходе децифратора 3 команд будет присутствовать признак записи байтя и поэтому триггер 9 признака записи байта установится в единичное состояние, так как ия выходе элемента И 7 сформируется импульс, На выходе элемента И 13 будет лог. "1" ипи "0", н ня выходе элемента И 14 пог. О", при этом на выходе элемента ИЛИ 15 и на выходе 18 устройства будет состояние, зависящее от...

Номер патента: 1411756

Опубликовано: 23.07.1988

Авторы: Втюрина, Доколин

МПК: G06F 12/00

Метки: адресации, памяти

...из этих абонентов,5Микропроцессор 1 и блок 2 прямогодоступа к памяти могут нзаимодействовать между собой по принципу захватауправления, каналы прямого доступа кпамяти блока 2 прямого доступа к памя 19ти конкурируют межцу собой согласноприсвоенным уровням приоритета.Согласно изобретению опознаниеактивизирующегося абонента и выбор соответствующей ему области блока 8 15преобразования адреса осуществляетсяс помощью шифратора 5 номера абонента. Шифратор 5 номера абонента осуществляет преобразование И-разрядного кода, отражающего наличие активного абонента, в.М-разрядный код (бинарный) адреса области блока 8 преобразования адреса, принадлежащейэтому абоненту. Например, при нали"чии в устройстве обработки данныхдесяти абонентов (одним из...

Номер патента: 1417003

Опубликовано: 15.08.1988

Автор: Беляков

МПК: G06F 12/08, G06F 9/36

Метки: адресации, оперативной, памяти

...страницы памяти,)поступающий по шинам 5 З на вторые информационные входы блоков 16 памяти. Дешифраторы 10 всех блоков выборки производят опознание адреса А , и единичные сигналы с их вторых выходовподаются на информационные входы третьих триггеров 15. По сигналу признака обращения к устройству, поступающему на входы 7 блоков выборки и сних на синхровходы вторых 14 и третвих 15 триггеров, производится ихустановка соответственно в нулевое иединичное состояния. При этом единичный сигнал с прямых выходов третьихтриггеров 5 проходит на вторые входытретьих элементов И 19. Сигнал призсигнал с прямого выхода первого тригнака записи информации с входов 6 поступает ня первые входы третьих элементов И 9 и далее с их выходов на вхалы записи...

Номер патента: 1417004

Опубликовано: 15.08.1988

Авторы: Бойчук, Кужелюк, Лукенюк

МПК: G06F 9/36

Метки: адресации, оперативной, памяти

...страниц в каждом из блоков памяти определяется количествомстарших разрядов шины 1 адреса, заведенных на регистр 15 и элементИ 12, Например, если к ним подключено два разряда, то каждый из блоков 17 памяти разбит на четыре страницы,Устройство работает следующим образом.П р и м е р, Пусть каждый из блоков 17 памяти имеет 64 К байт памятии разбит на 4 стран 1. памяти, т,е,для адресации страницы используютсядва старших разряда шины адреса,Блок 4 памяти программ имеет 48 Кбайт памяти. Поле адресации условноделится на две зоны: первая составляет 48 К байт, вторая - остальные16 К байт.Если адрес требуемой ячейки находится в пределах первой зоны, т,е.хотя бы один из двух стерших резрддов кода адреса равен нулю, запрещающий...

Номер патента: 1418712

Опубликовано: 23.08.1988

Авторы: Макеев, Сапрыкин, Чирский, Шафран

МПК: G06F 9/36

Метки: адресации

...появится единичный потенциал, который поступив на инвертирующий вход элемента И 58, закрывает прохождение тактовых импульсов на вход считывания информации иэ регистра 61, одновременно разрешая перезапись состояния счетчика. Сигнал переноса поступает на выход 49 узла 39. Выход элемента И 58 соединен с выходом 48 узла 39. Импульс переноса из первого узла управления циклом попадает на вход 46 следующего узла управления циклом, в результате чего происходит сумми 1418712рование константы шага, записанной в регистр 61 этого узла, а счетчик 63 этого узла увеличит содержимое на единицу. После перезаписи счетчика 63 в первом узле управления циклом исчезнет сигнал переноса, поэтому следующий узел управления циклом отключается от сумматора 1 О, к...

Номер патента: 1442990

Опубликовано: 07.12.1988

Авторы: Бучнев, Горовой, Карпунин, Корнеев, Песоченко

МПК: G06F 9/36

Метки: адресации, памяти

...нулевого, а З 5 коммутатор 14 по сигналу записи, поступающему на его третий информационный вход, производит запись инфор-,мации в регистр маски, код которогопоступает на его пятый информацион ный вход с регистра б ресурсов (стар-шие 5 разрядов). После записи масокдля всех кубов памяти микропроцессорзаписывает во второй разряд регистраресурсов логический "0", при этом 45 коммутатор 14 пропускает коды адресакубов памяти, поступающие с регистров11 и 10 на его первый информационныйвход, и сигналы выборки куба памятии записи в кубы памяти, поступающие 50 соответственно на его второй и третийинформационные входы. Иэ замаскирот;ванного куба памяти возможно толькочтение информации. инвертора подается логическая поступает на тактовый вход...

Номер патента: 1444785

Опубликовано: 15.12.1988

Автор: Шевкопляс

МПК: G06F 12/00

Метки: адресации, динамической, памяти

...циклами регенерации (16 мкс) процессор многократно, в нужной емупоследовательности обращается к15 области программы и данных (Р 1, Р 2и РЗ); при этом в блоках 1, 1 и1 реализуются режимы страничной .записи и считывания.Если номер текущей страницы три20 обращении к блоку 1(1, 1 ) не совпадает с ранее принятым на регистр10,(10, 10), то блок 8 управленияформирует последовательность сигналов, обеспечивающих снятие сигнала25 ВАБ с входа 46 7(46, 46 ) с последунгщей отработкой процедуры первогообращения к ячейке памяти.в страничном режиме (см.начальные участки временных диаграмм приведенных на30 фиг.9 и 10). При этом номер первойстраницы запоминается в регистре10 (10, 10 ) в расчете на то, чтов дальнейшем можно будет продолжитьработу в...

Номер патента: 1464164

Опубликовано: 07.03.1989

Авторы: Корниец, Кулик, Рахов

МПК: G06F 12/00, G06F 15/173

Метки: адресации, блока, памяти, содержанию

...1, 2, 4 - 7. Легко убедиться, что с вершиной 3 нет связанных вершин.В запоминающем устройстве 9 блока памяти логических векторов известным способом записаны п и-разрядных векторов. Чтобы адрес ячейки можно было использовать в качестве ассоциативного признака вектора вершины, при записи должно соблюдаться соответствие номера ячейки номеру вершины графа.Подается сигнал "Начальная установка" по линии 5 и код вектора вершины, для которой устанавливаются связанные с ней вершины по шине 4. Сигчалом "Начальная установка" приводятся в исходное состояние узлы блока анализа связности вершин графа и запускается генератор (цепи установки исходного состояния не показаны). Этим же сигналом через элемент сИЛИ 16 выполняется чтение из запоминающего...

Номер патента: 1481760

Опубликовано: 23.05.1989

Авторы: Лозбенев, Пархоменко, Черняев

МПК: G06F 12/00, G06F 9/36

Метки: адресации, памяти

...третьем - 096 (РЕТ).Элемент И 6 необходим для того, чтобы отличить коды команд перехода от данных, которые могут иметь тот же код (команды сопровождаются сигналом М 1). Положительный импульс на выходе элемента И 6 по заднему фронту устанавливает триггер 8 в единичное состояние, положительный перепад через время, обусловленное элементом 7 задержки, появляется на первом входе элемента И 5, Время задержки элемента 7 подобрано так, что не происходит совпадения положительных уровней на выходе элемента 7 задержки и сигнала М 1 команды, во время которой произошло переключение (в нашем случае команды СА 11.). Далее микропроцессор выполняет действия, предписанные командой СА 1.1При приходе любой следующей команды сигнал первого машинного цикла...

Номер патента: 1481777

Опубликовано: 23.05.1989

Авторы: Боженко, Кондратов, Мешков

МПК: G06F 12/02

Метки: адресации, блоков, памяти

...в счетчике 9 выставится значение, соответствующее числу включенных блоков, в блоке 10 будут хранится упорядоченные по возрастанию физические номера этих блоков, а во всех ячейках блока 12 установится значение 1, указывающее на незанятость подлежащих адресации блоков.Режим адресации задается сбросом управляющего сигнала на входе 16 в О (фиг. 2 б, участок 111).Пусть первое из обращений происхо. дит по адресу К (фиг. 2 а, участок 11), причем 0(К(/одА где Ь число адресуемых блоков. При совпадении уровней 1 на выходе блока 2 и инвертора 8 с поступлением с входа 17 первого строба третий элемент И - НЕ формирует сигнал (фиг. 2 ж, участок 111) записи во второй блок 11 памяти по адресу К номера свободного блока из вершины стека блока 10...

Номер патента: 1494007

Опубликовано: 15.07.1989

Авторы: Ефимов, Исаев, Никитин

МПК: G06F 12/00

Метки: адресации, памяти

...-гистр 6, переписывая в него код адреса, установленный на выходе 22 устройства, а затем в счетчик адреса 5,переписывая в него код адреса, хранящегося в регистре 8, В результате врегистре 6 запоминается код адреса,на котором произошло прерывание программы, а в счетчике 5 адреса устанавливается код адреса, по которомуследует осуществить запись информации в блок 3 памяти. После этого блок2 управления подает управляющий сигнал на мультиплексор 7 так, чтобы кодадреса с выхода регистра 6 попал навход регистра 8. При этом записывается содержимое регистра 6 в регистр8,По окончании записи информации вблок 3 памяти в блок 2 управления повходу 20 подается сигнал продолжения программы, по которому блок 1 записи и считывания устанавливается врежим...

Номер патента: 1499354

Опубликовано: 07.08.1989

Автор: Мазуров

МПК: G06F 12/00

Метки: адресации, блоков, памяти

...управления основной памятью .Целью:изобретения является повы 5 шение быстродействия и расширение функциональных возможностей за счет использования сигнализации при обращении к отключенным блокам памяти.На фиг. 1 показана функциональная схема устройства, на фиг . 2 - схема реализации преобразователя математического адреса в условный (дляп 3); на фиг. 3 - таблица, поясняющая его работу. После упрощения выражения прини%ших номеров и непрерывно изменяется от первого до и-го номера блоков,Для примера рассмотрено три блока памяти. Их математические номера 12 и 3. В двоичном коде это 01, 10, 11, Если один из блоков отключен (не имеет значения какой), то математический адрес может быть 1(01), 2(10), При.этом, если осуществляется обращение к...

Номер патента: 1501068

Опубликовано: 15.08.1989

Авторы: Скалабан, Штолик

МПК: G06F 12/00

Метки: адресации, блока, контролируемого, памяти

...которые, поступая на адресные входы блоков 6 и 7 памяти, выбирают соответственно адресные последователь ности контрольных и фоновых ячеек, которые снимаются с информационных выходов блоков 6 и 7 памяти, проходят 1 ерез элементы И 8 и 9 и элементы 10 и 11 суммирования по модулю ив 4(с возможностью поразрядного инвертирования управляющими сигналами,поступающими на вторые входы элементов О и 1) и поступают соответственно на первую и вторую группывходов сумматора 12. Сумматор 12 вырабатывает результирующую последовательность адресов, Заполнение блоков6 и 7 определяет такие характеристики адресной последовательности, какобъем проверяемой памяти, убывающийили возрастающий характер последовательности, маскирование адресов,контроль...

Номер патента: 1513447

Опубликовано: 07.10.1989

Авторы: Кошелев, Сидоров

МПК: G06F 12/00, G06F 9/36

Метки: адресации, стековой

...Если в удаляемом разряде име ется искомый признак, то формируется сигнал на втором выходе данных регистра 24 сдвига, который управляет передачей кода со счетчика 33 через "элементы И 19 и 21 на второй выход 32 50 блока 10 и формирует сигнал на первом выходе 31 блока 10. Код на выходе 32 используется для установки нового значения в регистре верхней позиции стека, а сигнал на выходе 31 сбрасывает.признаки в регистре 23 и используется для выполнения операции "Чтение" с новым значением верхней позиции стека. 47 При наличии сигнала "Сброс признака" (вход сброса 29 блока 10) вначале выполняются те же действия, что и по сигналу Чтение по признаку . Отличие состоит в том, что после того как обнаружен искомый признак, код со счетчика через...

Номер патента: 1515164

Опубликовано: 15.10.1989

Авторы: Дементьев, Папков

МПК: G06F 12/00

Метки: адресации, памяти

...на управляющиевходы мультиплексоров 12-16, коммутируют их таким образом, что информация,хранящаяся в регистрах 2-6, проходитчерез них на входы сумматоров 18-21без изменения,Результат операции сложения с выхода сумматора 18 подается на первыйвход сумматора 19 (аналогично для сумматоров 19-21). В результате этих операций, на выходе сумматора 21 формируется физический адрес ячейки системной памяти, который запоминается врегистре 1.2. Косвенная адресация.В регистр 2 по внутренней шине адреса заносится смещение адреса ячейкисистемной памяти, При этом в регистры3-6 записываются базовые адреса ячейки системной памяти. В регистры 7-11по внутренней шине данных поступаюткоды, определяющие смещение информации в мульгиплексорах 12-16. Все...

Номер патента: 1520528

Опубликовано: 07.11.1989

Авторы: Горбунов, Кириллова, Ляхов, Разумов, Щенов

МПК: G06F 12/08

Метки: адресации, памяти

...от состояния 00 разряда адреса. На фиг.3 приведено два состояния 00 разряда (вход 44) . При низком уровне 00 разряда на выходе мультиплексора 21 устанавливается код регистра 19, т,е, 1010, а при высоком уровне 00 разряда на выходе мультиплексора 2.1 устанавливается код регистра 20, т.е.1110. Таким образом, данные выбираются,из той же памяти, откуда выбрана и команда, при низком уровне 00 разряда, и данные выбираются из памяти, которая определяется выходншм входом регистра 20, при высоком уровне 00 разряда магистрали . 50 Формула изобретения устройство адресации памяти, содержащее регистр команд, операционный блок, дешифратор команд, блок формирования адреса микрокоманд, блок памяти микрокоманд, регистр микрокоманд, два элемента И,...

Номер патента: 1524056

Опубликовано: 23.11.1989

Авторы: Грехнев, Морозов

МПК: G06F 12/00

Метки: адресации, памяти

...программирование.В момент считывания ЦП с шины данных кода команды на выходах блока3 постоянной памяти появляются сигналы, соответствующие той команде,код которой находится в это времяна шине данных. Блок 5 программируется так, что, если команда однобайтовая, то сигналы отсутствуют навыходах, если команда двухбайтовая,то сигналы появляются и на выходе старшего разряда и на выходе мпадшего разряда, если команда трехбайтовая, то сигнал появляется только на выходе мпадшего разряда. Таким образом, в момент считывания первого байта команды в буферный регистр 4 оказывается записанным код, содержащий информа цию о том, будет ли ЦП микроЭВМ считывать второй и третий байть командь или нет. Если команда однобайтовая, то синхроимпульсы с,...

Номер патента: 1532935

Опубликовано: 30.12.1989

Авторы: Гнедовский, Подзолов, Тимонькин, Ткаченко, Тюрин, Харченко, Хлебников

МПК: G06F 12/08

Метки: адресации, памяти

...изменяют состояние счетчика 2 до тех пор, пока его выход" ные сигналы не выберут из блока 12 памяти очередную ячейку памяти с записанной в ней "1". Причем период импульсов, формируемых генератором 16, много меньше периода тактовых импульсов на входе 22, но больше суммарной задержки элементов ИЛИ 10 и 11, счетчика 2, блока 12 памяти,триггера 16, одновибратора 14. При установлении на выходе блока 12 памяти "1" по переднему Фронту этого сигнала одновибратор 14 формирует одиночный импульс, обнуляющий триггер 16. Генератор 16 блокируется нулевым сигналом на выходе триггера 15. 20В результате этого в счетчике 2 устанавливается информация о следующем адресе, не замаскированном нулем в соответствующей ячейке блока 12 памяти. Поэтому по импульсу...