Селектор адреса ввода-вывода

(71) Московский автомобильный зэвод имИ.А.Лихачева(56) Авторское свидетельство СССРЬЬ 1 РР 6439, кл. 6 06 Е 7/00, 13/00, 1984.Авторское свидетельство СССРМ 1 Р 754 РР, кл. 6 06 Е 7/00, 1984. ВОДА тике и ыть ис- микрояющих ль изо- Селекержит РЕТ 3,(54) СЕЛЕКТОР АДРЕСА ВВОДА-ВЬ (57) Изобретение относится к эвтомэ вычислительной технике и может б пользовэно в системах ввода-вывода процессорных комплексов, упрэвл технологическим оборудовэнием. Ц бретения - упрощение устройствэ тор адреса ввода-вывода 1 сод селектор, сумматор Р, элементы ЗА 4, резистор 5, 1 ил.Изобретение относится к автоматике ивычислительной технике и может быть использовано в системах ввода-вывода микропроцессорных комплексов, управляющихтехнологическим оборудованием. 5Цель изобретения - упрощение селектора адреса,На чертеже представлены схема устройства на уровне стандартных функциональных элементов и схема его включения всистему ввода-вывода.Селектор 1 адреса ввода-вывода содержит сумматор 2 и первый элемент 3 ЗАПРЕТ,второй элемент 4 ЗАПРЕТ и ограничительныйрезистор 5, адресные входы 6 устройства, 15входы первой группы сумматора 2 являютсявходами типоразмера модуля селектора 1,выход первого элемента ЗАПРЕТ 3 являетсявыходом выбора модуля селектора 1, входывторой группы сумматора 2 являются адресными входами селектора 1, выходы сумматора 2 являются адресными выходамиселектора 1, выход переноса сумматора 2подключен к инверсному входу второго элемента ЗАПРЕТ 4, выход которого соединен 25с выходом переноса селектора 1 и инверсным входом первого элемента ЗАПРЕТ 3,прямой вход которого соединен с прямымвходом второго элемента ЗАПРЕТ 4, входомпереноса селектора 1 и через ограничительный резистор 5 с шиной единичного потенциала,Селектор адреса работает следующимобразом.Селекторы 1 используемых модулей 35включаются последовательно. Инверсный адрес ввода-вывода с адресных входов 6 подключается к второй группе входов сумматора2, являющимися адресными входами селекто. ра 1 с наименьшим адресом ввода-вывода, 40Выходы сумматора 2, являющиеся адресными выходами каждого предыдущего селектора 1, подключаются к адресным входампоследующего селектора 1 с большим адресом ввода-вывода. Выход переноса каждого 45предыдущего селектора 1 подключается квходу переноса каждого последующего селектора 1, Вход переноса селектора 1 с наименьшим адресом не подключается. На этомвходе за счет резистора 5 устанавливается 50 уровень логической единицы. На входы типоразмера каждого селектора 1 подается двоичный код, определяющий типоразмер модуля, т.е, величину области, занимаемой модулем в пространстве адресов ввода-вывода. Конкретно код типоразмера определяется количеством портов ввода-вывода, размещенных в модулях. Входы переноса сумматоров 2 всех селекторов 1 подключены к шине нулевого потенциала. Когда на выходе переноса сумматора 2 появляется уровень логической единицы, а на входе переноса данного селектора 1 также присутствует уровень логической единицы, то на выходе первого элемента 3 ЗАПРЕТ появляется сигнал, разрешающий данному модулю обмен информацией с процессором,Работа селектора 1 адреса поясняется приведенной ниже таблицей, Предположим, что адресная шина имеет три разряда. К ад-. ресной шине подключены три модуля. Первый модуль занимает три байта (код = 011), второй модуль - четыре байта (код = 100), а третий - два байта (код = 010) адресного пространства. Формула изобретения Селектор адреса ввода-вывода, содержащий сумматор и первый элемент ЗАПРЕТ, входы первой группы сумматора являются входами типоразмера селектора адреса ввода-вывода. выход первого элемента ЗАПРЕТ является выходом выбора селектора адреса ввода-вывода, о т л и ч а ю щ и й с я тем, что, с целью упрощения, он содержит второй элемент ЗАПРЕТ и ограничительный резистор, входы второй. группы сумматора являются адресными входами селектора адреса ввода-вывода, выходы сумматора являются адресными выходами селектора адреса ввода-вывода, выход переноса сумматора подключен к инверсному входу второго элемента ЗАПРЕТ, выход которого соединен с выходом переноса селектора адреса ввода- вывода и инверсным входом первого элемента ЗАПРЕТ, прямой вход которого соединен с прямым входом второго элемента ЗАПРЕТ, входом переноса селектора адреса ввода-вывода и через ограничительный резистор с шиной единичного потенциала., Подписноепо изобретениям и открытиям при ГКНТ С35, Раушская наб., 4/5 нат "Патен Заказ 2030 Тираж ВНИИПИ Государственного комитет 113035, Москва, изводственно-издательский Ужгород, ул,Гагарина, 101