Устройство для управления диодными дешифраторами адреса

(51)5 0 11 С 8/00 ИСАНИЕ ИЗОБРЕТЕНИЯ и институт льных сис- ехническом А. Полупроы памяти наруктурах. , рис, 7,15. 9/013, 1985ЛЕНИЯ ДИАДРЕСА ОСУДАРСТВЕНЧЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ ГКНТ СССР АВТОРСКОМУ СВИДЕТЕЛ ЬСТВУ(71) Научно-исследовательскимногопроцессорных вычислитетем при Таганрогском радиотинституте им, В. Д. Калмыкова(56) Валиев К, А., Орликовский А,водниковые интегральные схембиполярных транзисторных стСоветское радио, М, 1979, с 222Патент РСТ1 ф ЮО 85/02306, кл. Н 03 К 19/086,(54) УСТРОЙСТВО ДЛЯ УПРАВОДНЫМИ ДЕШИФРАТОРАМИ(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в полупроводниковых запоминающих устройствах. Цель изобретения - повышение надежности работы диодных дешифраторов адреса, Устройство содержит и групп (разрядов) 1 (и = 1, 2), транзи сторы 2 и 3, диоды 4 и 5, резисторы 6 и 7, диод 8, резистор 9, шину 10 питания, нулевую шину 11, диоды 12 и 13, источники 14 и 19 тока, конденсаторы 15 и 16, транзисторы 17 и 18, инверсные 20 и прямые 21 выходы. элементы НЕ 22, адресные входы 23. В устройстве исключаются броски потенциалов на невыбранных выходах дешифратора адреса по фронту импульса изменения кода адреса, 1 ил,где С - величина емкости сато ра;Оснапряжение, и конденсатору,Этот ток, проходя че заряжая пэразитнце емк ния анодов диодов 4 и 5 рабочего конденикладываемое к ез диод 12 персти узла соедине и катодов диодов Изобретение относится к автоматике ивычислительной технике и может быть использовано в полупроводниковых запоминающих устройствах.Цель изобретения - повышение надежности в работе диодных дешифраторов адреса.На чертеже приведена схема устройства управления диодными дешифраторамиадреса, 10Устройство управления диодными дешифраторами адреса содержит п групп(разрядов) 1 (и =- 1, 2), первый 2 и второй3 транзисторы связи, первый 4 и второй 5диоды, резисторы 6 и 7. пятый диод 8, резистор 9, шину 10 питания, нулевую шину 11,третий 12 и четвертый 13 диоды. источник14 тока второго типа, конденсаторы 15 и 16,первый 17 и второй 18 переключающиетранзисторы, источник 19 тока первого типа, инверсные 20 и прямые 21 выходы, элемент НЕ 22, адресные входы 23.Устройство для управления диоддешифраторами адреса работает слещим образом,В исходном состоянии ток источника 14тока второго типа замыкается через диоды4 и 5 в базы транзисторов 2 и 3 и резисторы6 и 7, что обеспечивает появление рабочеготока в цепях коллекторов транзисторов 2 и 303, необходимого у 1 я формирования требуемых выходных потенциалов диодного дешифратора адреса. При изменении кодаадреса по одному из разрядов адресногослова по входу 23 одного из элементов НЕ 352 происходит быстрое изменение потенциалое на выходах элемента НЕ 22 и соо-ветственно нэ эмиттерах транзистора 17 и 18,Считаем. что на эмиттерах транзисторов 17происходит быстрое повышение потенци;, - 40ла, а на эмиттеоах транзисторов 18 - понижение, где разряд паразитных емкостей ирабочего конденса-ора 15 осуществляетсятоком источника 19 тока первого джипа. Повышение потенциала в цеии змиттеров 45транзистора 17 приводит к тому, что, вопервых, повышается потенциал на инверсном выходе устройства 20, во-вторых,появляется емкостной ток рабочего конденсатора 15: 50Ос-еВ 7личина емкости рабочего конден х где С сатор С2 величина суммарной паразитной ти, приведенной к базам одноэмитх транзисторов;о - амплитуда управляющего импулко терн са В - величина сопротивления резистВб - величина сопротивления базы тзистора;г - постоянная времени источниканала (определяет скорость изменениятенциала на выходах адресных инвертот - время.Как видно иэ вышеприведенногоношения, подбирая величины рабочегоденсаторэ, резистора постоянной вреисточника сигнала при определенныхтрофизических параметрах транзистормежсоединений можно получить требуток для достижения поставленной цели ор ра сиг- поров); соот- конмени элеков и емый изооретениядля управления диодными адреса, содержащее пернзистосы связи, первый и оры, и;оацй и второй реНЕ, п,рвые выводы перрезисторов соединеныбазами первого и второго зи, эмиттеры которых объены с шиной нулевого по- выводы первого и второго инены, о т л и ч а ю щ е еФормула Устройство де шифраторами вый и второй трэ второй конденсат зисторы, элемент ваго и второго соответственно с транзисторов свя единены и соедин тенциала, вторые резисторов обьед12 и 13, замыкается в аноды диодов 4 и 5 с дальнейшим разветвлением в базы транзисторов 2 и 3 и резисторы 6 и 7. Базовый ток усиливается в 3-раз, где В - коэффициент усиления базового тока транзистора, включенного по схеме с общим эмиттером. Это обеспечивает протекание в цепях коллекторов 2 и 3 дополнительного тока, который, суммируясь с рабочим током устройства, обеспечивает быстрый перезаряд паразитных емкостей, подведенных к выходу устройства 21, и кроме этого обеспечивает компенсацию постоянного (рабочего) тока, который отводится от дешифратора адреса по фронту импульса изменения кода адреса. Величину дополнительного тока транзисторов при решении дифференциального уравнения относительно изменения потенциала на базе транзистора можно представить в виде1705869 Составитель Ю. СычевТехред М.Моргентал Корректор С. Шевкун Редактор Э, Слиган Заказ 19 б Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101 с,д тем, что, с целью повышения надежности устройства, в него введены первый и второй переключающие транзисторы, первый и второй источники тока первого типа, источник тока второго типа, пять диодов, третий 5 резистор, катоды первого и второго диодов соединены соответственно с базами первого и второго транзисторов связи и первыми выводами первого и второго резисторов, аноды первого и второго диодов объединв ны и соединены с катодами третьего и четвертого диодов и с первым выводом источника тока второго типа, второй вывод которого соединен с шиной питания. вторые выводы первого и второго резисторов сое динены с анодом пятого диода и первым выводом третьего резистора, второй вывод соединен с шиной питания, катод пятого диода соединен с шиной нулевого потенциала, аноды третьего и четвертого диодов - 20 соответственно с первыми выводами первого и второго конденсаторов, вторые выводы которых соединены с первыми эмиттерами первого и второго переключающих транзисторов и первыми выводами первого и второго источников тока первого типа, вторые выводы которых соединены с шиной нулевого потенциала, вторые эмиттеры первого и второго переключающих транзисторов соединены с коллекторами второго и первого транзисторов связи соответственно и являются инверсным и прямым выходами устройства, базы первого и второго переключающих транзисторов соединены соответственно с инверсным и прямым выходами элемента НЕ, коллекторы первого и второго переключающих транзисторов объединены и соединены с шиной питания, вход элемента НЕ является адресным входом устройства.