Дешифратор адреса

)5 011 С 800 СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХ РЕСПУБЛИГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ ЕДОМСТВО СССР (ГОСПАТЕНТ СССР)гг) ОПИСАНИЕ ИЗОБРЕТЕНИЯк авторскому свидетельству я 24овательский институт "Восток"Плюснин АВГабова Н.Е4094012, кл. 365 - 226, 1980тельство СССР й 966905, кл Р АДРЕСАтносится к вычислительной техь использовано при создании(56) Патент США йАвторское саид6 11 С 8/00, 1977.(7) Изобретение онике и может быт СППЗУ на лавинно-инжекционных МДП-транзисторах с плавающим затвором Цель изобретения - снижение протребляемой мощности дешифратора. Поставлечная цель достигается введением в дешифратор адреса нагрузочных транзисторов 22, 23 и ключевых транзисторов 20,21 с соответствующими связями Транзисторы 22, 23 ограничивают потребляемый ток В режиме считывания и хранения на вход 38 подается сигнал низкого уровня, запирающий ключевые транзисторы 16-19. 2 ил.Изобретение относится к электроннойвычислительной технике и может быть использовано при построении электрическихпрограммируемых запоминающих устройств на лавинно-инжекционных МДПтранзисторах с плавающим затвором иультрафиолетовым стиранием информации.Цель изобретения - снижение потребляемой мощности дешифратара,На фиг.1 представлена электрическаясхема дешифратора; на фиг.2 - временныедиаграммы его работы.Дешифратор адреса содержит адресные транзисторы 1 - 5, транзисторы 6 - 9связи, первый и второй ключевые транзисторы 10 и 11, четыре нагрузочных транзистора 12 - 15, ключевые транзисторы 16 - 21с третьего по восьмой, пятый и шестой нагрузочные транзисторы 22 и 23, адресныевходы 24 - 28, первый и второй входы 29 и30 управления режимом дешифратора, выходы 31 - 34, первую и вторую шины 35 и 36питания, шину 37 нулевого потенциала, третий и четвертый входы 38 и 39 управлениярежимом дешифратора. Транзисторы 10 и11 имеют пороговое напряжение 0 .+ 0,2 В,транзисторы 1 - 5 - пороговое напряжение0,6 + 0,2 В, транзисторы 6 - 9, 12 - 15 - пороговое, напряжение - 3,00,5 В, транзисторы 20 - 23 - пороговое напряжение -2,0 . 0,5 В, транзисторы 16 - 19 - пороговоенапряжение - 1,5 .ф 0,5 В.Дешифратор работает следующим образом.1. Режим считывания. При считываниина входы 24 - 28 подается адресная комбинация, состоящая из прямого и инверсногокодов. Пусть на затворы транзисторов 1, 2,3 и 5 приходит потенциал низкого уровня(логический 0), а на затвор (вход 27) транзистора 4 приходит потенциал высокого уровня (логическая 1). Вследствие этоготранзисторы.1 - 3 и 5 находятся в закрытом.состоянии, а транзистор 4 открыт, Напряжение на первой шине 35 питания может устанавливаться равным напряжению на шине36, На шину 35 питания в режиме считывания подается напряжение, равное 5 + 0,5 .На входе 29 формируется сигнал от устройства задержки, На вход 38 поступает потенциал низкого уровня, близкий к нулю, Навходах 30 и 39 устанавливается потенциал,высокого уровня, близкий к потенциалу шины 35. Транзисторы 6 - 9 находятся в открытом состоянии, так как их затворыподключены к входу 30 с высоким потенциалом. За промежуток времени от 11 до т 2 (см.фиг.2), пока устанавливается адресный код,через транзисторы 10 и 11 протекает им 40 45 50 55 для поддержания высокого уровня напряжения на выходах 33 и 34.2. Режим хранения (невыбора). Данный режим обеспечивает полное исключение токов потребления дешифратора адреса от обеих шин 35 и 36 питания, Это обусловлено тем, что на входах 24 - 28 устанавливается низкий уровень, который и запирает транзисторы 1 - 5. На входах 30, 38, 39 сохраняется состояние режима считывания, а на входе 29 от устройства задержки формируется высокий уровень. Это позволяет через транзисторы 10 и 11 осуществлять быстрый заряд выходов 31 - 34 вместе с емкостными нагрузками до напряжения шины 35 минус пороговое напряжение транзисторов 10 или 11. В соответствии с временной диаграммой, приведенной на фиг.2, режим хранения(невыбора) осуществляется в промежутке времени 0 - т 2 и тз - 15, а в момент временит 2 - тз происходит процесс считывания. Промежуток времени от т 1 до М является циклом пульсный ток от шины 5 в течение времени й 1. После перехода потенциала входа 29 из состояния высокого уровня в состояние низкого уровня транзисторы 10 и 11 закрываются, а импульсный ток через эти транзисторы прекращается. Сопротивление транзисторов 12 - 15 и 22, 23 очень большое, протекающий ток через такой транзистор может изменяться от 5 до 20 мкА и зависит от 10 изменения электрофиэических параметровструктур в процессе изготовления пластин, Транзисторы 20 и 21 открыты, так как напряжение на их затворах равно потенциалу шины 35. В результате потенциал на стоках 15 транзисторов 16 - 19 устанавливается равным потенциалу шины 36 питания. Затворы транзисторов 16 - 19 находятся под потенциалом шины 38, т.е. под потенциалом низкого уровня. Поскольку транзисторы 16 - 19 20 выполнены со слабым обеднением, то онибудут находиться в полузакрытом состоянии,.и на стоки транзисторов 12 - 15 будет передаваться потенциал, примерно равный по абсолютной величине пороговому напря жению 1,5 й 0,5 В. Через открытые транзисторы 6, 9 и транзистор 4, выходы 31, 32 и подключенные к ним нагруэочные емкости разряжаются до потенциала, близкого к потенциалу шины 37. Выходы 33 и 34 с подклю ченными к ним нагрузочными емкостямиостаются в заряженном состоянии до высокого уровня, так как транзисторы 1 - 3,5 за. крыты и транзисторы 17 и 18 тоже находятсяв закрытом состоянии. В результате гальваническая связь между выходами 33, 31 и 34, 32 через транзисторы 13, 17, 16, 12 и 14, 18, 19, 15.отсутствует, Транзистор 23 служит1637568 10 и 11 и закрываются все транзисторы 1-5, все транзисторы связи 6 - 9 переходят в закрытое, а первая и вторая строки заряжаются до напряжения шины 36, Необходимо 5 отметить, что в режиме программированияпотребляемая мощность дешифратором адреса возрастает за счет увеличения тока потребления от шины 36 и будет превышать потребляемую мощность в режиме считыва ния. 4. Адаптивный режим программирования. В данном режиме объединены все трипредыдущих режима работы дешифратора15 адреса. Отличие заключается только в том,что считывание и хранение (невыбор) производятся при высоком напряжении на шине36(18 .0,5 В). В данном режиме на шину 35подается напряжение, равное 6,0 .0,25 В,20 для того, чтобы контроль записанной информации осуществлялся с большим запасом, чем максимальное рабочеенапряжение, Вход 30 в режимах хранения исчитывания имеет потенциал шины 35, а в25 режиме пограммирования переходит в состояние с низким потенциалом, близким кнулю, Вход 29 формируется от устройствазадержки в соответствии с временной диаграммой (см. фиг.2), т.е, в режиме хранения30 она находится под потенциалом шины 35, ав режимах считывания (программирования)- под низким потенциалом, близким к нулю,Вход 38 в режимах хранения и считываниянаходится под низким потенциалом, а в ре 35 жиме программирования на нее подаетсянапряжение шины 36, Вход 39 в режимаххранения и считывания находится под потенциалом шины 35, а в режиме программирования на нее подается напряжение шины40 36, Все режимы работы подробно описанывыше,первого ключевого транзистора, исток которого подключен к первой шине питания считывания дешифратора адреса и определяет его быстродействие (частоту обращения). Время Л 1 г определяется фронтом нарастания на входе 29 от устройства задержки, а также от токоформирующих свойств транзисторов 10 и 11, которые и определяют заряд выходов 31 - 34 с их емкостными нагрузками.3. Режим программирования. На шину 36 питания подается высокое напряжение, равное, например, 18 . 0,5 В. На шину 35 питания подается напряжение, равное 5 .+ 0,5 В, При этом временная диаграмма, приведенная на фиг,2, сохраняет силу и для данного режима. Вход 30 обнуляется в данном режиме, а на входе 29 напряжение формируется строго с задержкой относительно напряжений на адресных входах 24 - 28. На входах 38 и 39 устанавливается напряжение шины 36, При этом заряд выходов 31 - 34 с нагрузочными емкостями до потенциала шины 36 происходит, например, через открытые транзисторы 20, 17 и 21, 18, а также через транзисторы 13 и 14. Для этого необходимо допустить, что входные транзисторы 1 - 3, 5 закрыты, а входной транзистор 4 открыт. Будем использовать терминологию; выходы 31 и 32 являются первой строкой, а выходы 33 и 34 являются второй строкой. Первая строка обнуляется, так как открыт входной транзистор 4, Вследствие того, что на затворах транзисторов связи 6-9 устанавливается нулевой потенциал через вход 30, а на истоках транзисторов 7 и 8 поддерживается напряжение шины 35 через транзистор 23, транзисторы 7 и 8 переходят в закрытое состояние, а через последовательные цепочки транзисторов 20, 17, 13 и 21, 18, 14 происходит заряд второй строки до полного напряжения шины 36, В момент времени 0-1 г и тз - тб, когда открываются транзисторы Формула изобретения ДЕШИФРАТОР АДРЕСА, содержащий пять адресных транзисторов, четыре транзистора связи, шесть ключевых транзисторов, четыре нагрузочных транзистора, затворы адресных транзисторов являются адресными входами дешифратора, стоки адресных транзисторов с первого по четвертый соединены с истоками первого и четвертого транзисторов связи и стоком дешифратора и соединен с истоком второго ключевого транзистора, а затвор является первым входом управления режимом дешифратора и соединен с затвором второго ключевого транзистора, сток которого соединен с истоками первого, второго, третьего, пятого адресных транзисторов и истоками второго и третьего транзисторов связи, затворы которых соединены с затворами первого и четвертого транзисторов связи и являются вторым входом управления режимом дешифратора, исток четвертого адресного транзистора соединен со стоком пятого адресного транзистора и подключен к шине нулевого потенциала дешифратора, выходами которого являются стоки транзисторов связи с первого по четвертый соответственно, которые соединены со стоками и затворами нагрузочных транзисторов с первого по четвертый соответственно, истоки которых соединены со1637568 г иг,оставитель С.Королевехред М,Моргентал рректор М.Керецм эктор М.Кузнецова Тираж Подписное НПО "Поиск" Роспатента13035, Москва, Ж, Раушская наб., 4/5 каэ 1076 роиэводственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина,стоками ключевых транзисторов с третьего по шестой соответственно, затворы которых объединены и являются третьим входом управления режимом дешифратора, истоки третьего и пятого ключевых транзисторов соединены с истоками четвертого и шестого ключевых транзисторов соответственно, отличающийся тем, что, с целью снижения потребляемой мощности, дешифратор содержит пятый и шестой нагрузочные транзисторы, стоки и истоки которых соединены со стоками и истоками первого и второго ключевых транзисторов соответственно, а затворы - со стоками первого и второго ключевых транзисторов 5 соответственно, седьмой и восьмой ключевые транзисторы, истоки которых соединены с истоками третьего и пятого ключевых транзисторов соответственно, стоки подключены к второй шине питания дешифра 10 тора; а затворы объединены и являютсячетвертым входом управления режимом де шифратора.