Блок управления для оперативного запоминающего устройства

4 с с.,т:о ю-.,-ялен я. ,.; Союз Советских Социапистицеских Республик(51) М. Кл, ( 11 С 7/00 с присоединением заявкиГооуйврствеииый комитет Совета Миииотров СССР ио делом изобретеиий и открытий(45) Дата опубликования описания 15. 2,77(54) БЛОК УПРАВЛЕНИЯ ДЛЯ ОПЕРАТИВНОГО ЗА ПОМИНА ЮЩЕГО УСТРОЙСТВАИзобретение относится к области вычислительной техники и может быть использовано в оперативном запоминаюйем устройстве, предназначенном, в частности, для устройства обработки информации.Известны блоки управления для оперативных запоминающих устройств, использующие при формировании временной диаграммы времязадающие цепи различного типа (1).В таких устройствах в качестве времязадающих цепей используются линии задержки, мультивибраторь, либо логические элементы, имеющие собственную задержку, Суммарное время всех задержек выбирается равным времени цикла памяти, что приводит к значительному объему оборудования. Наиболее близким к изобретению по технической сущности является блок управления для оперативного запоминающего устройства, содержащий триггер запроса, единичный вход которого соединен с шиной запроса, элемент задержки, элементы И, ИЛИ, НЕ и шины стробов считывании и записи (2. Величина задержки равна длительности цикла памяти, которая определяется длительностью стробов считывания и записи, занимающих в обгцей сложности до 90% цикла памяти,2Так как длительность строба считыванияравна длительности строба записи, то в указанном элементе задержки дважды формируется сигнал с оЛинаковыми временными параметрами.Такое использование времязадающей цепиприводит к усложнению блока и снижению надежности.Целью изобретения является упрогцениеблока и повьпдение его надежности. Достигает.ся это тем, что в блок управления введены 1 О триггер полуцикла, нулевой вход которого со.единен с нулевым выходом триггера запроса, елиничный вход - с входом ъпемента ИЛИ, выходом элемента задержки и шиной строба записи, а выход подключен к входам элементов И и ИЛИ, выход элемента ИЛИ через элемент НЕ соединен с нулевым входом триггера запроса, единичный выход которого полключен к входу элемента И, а выход элемента И соелинен с входом элемента залержки и шиной строба считывания.На чертеже представлена схема блокауправления для оперативного запоминающего устройства.Блок управления содержит триггер запроса(, единичный вход которого соединен с шиной запроса 2, элемент залержки 3, шины строба " считывания 4 и записи 5 триггер 6 полуцвкла,элементы И 7, ИЛИ 8, н НЕ 9, Нулевой вход трнггера 6 полуцнкла соединен с нулевым выхо. дом триггера запроса 1, еднннчный вход с входом элементов ИЛИ 8, выходом элемента задержки 3 н анной о строба заннсн, в выход аедвночен к входам элементов И 7 н ИЛИ 8.Выход элемента ИЛИ 8 через элемент НЕ 9 соединен с нулевым входом триггера запроса 1, еднннчный выход которого подключен к входу элемента И 7, е выход последнего сбедннен с входом элемента задержки 3 н шнной 4 строба ечнтывания.".В нсходном соетояннн тратерйн 6 находятся в нулевом состояния. Импульс запроса, поетупающнй по щнне запроса 2 на еднннчный вход триггера,заяроса 4,.устанаалнвает его в еднннчное .состояние, прн этом на. выходе элемента И 7.яоявляегся положнтельный перепад напряжения. Через время, определяемое величнной эвдержкн.элемента задержки т н равное требуемой длитЕльности етроба считывании (равному по длительности сгребу эапиен), указанный перепад найряженкя,установит триггер 6 полукякла в единнчнае еоетоянне, Йрн-.этом на выходе мементэ И 7 уровень вернется к нсходному соетояннв,т.е: заверантея формнрованне етроба считывания, Через:время, определяемое величиной задержки элемента.задержки 3, сформнруется строб звпнен на выходе этого элемевте, Затем на,выходе элемента НЕ 9 появляется яеложятельный сигнал, сформнрованный элементом ИЛИ 8; который устанавлнвает в исходное состояние триггер запроса 1, а последннй, в свою очередь, устанавливает а исходное состояние триггер 6 полуцнкла, После того, как триггерын 6 вернулись в исходное еостоянне, блок управления готов к прнему очередного запроса. Предлагаемая схема блока управления запоминающего устройства имеет преимущество перед прототипом, так как в ней прнменен элемент задержки с сокравенным в два раза временем задержки, чем уменьшается ва ф рача количество элементов. В связн е Йь,; 3 локупрощается н повышается его надежность.Формула изобретения1 вБлок управлення для оперативного запомн.нающего устройства, содержавнй триггер за проса. еднннчный вход которого соедннен с шиной занроеа, элемент задержкн, Мементы И, ИЛИ, НЕ н, шнеы етробов считывания.н запнсн; отличающийся тем, что,:с келью .упрощения блока н повышейня его.нвдежностн, он содержит триггер полуцнкла, нулевой вход которого соединен с нулевым выходом триггера запроса, единичный: вход - с входом элемента ИЛИ, 2 в выходом".элемента, заддвржки .н шиной стробазапксн, а щиод подключен к входам элементов И н ИЛИ, аыход элемента ИЛИ через элемент НЕ соедннен с нулевым входом триггера заироеа, единичный. выход которого подключен ко входу элемента И; авыход элемента И соединен с входом элемента задержки н шиной строба считывания,Источники ннформацан, принятые во внимание прн экспертизе;1. Патент Великобритании1.044.580, кл.6 4 С%6.2, Бузунов Ю. А., Вавилов Е. Н., Прннцнпыпостроений цифровых вычислительных машнн, Техника, с. 4 Я 1972.1111 ИИ 11 И 1 осупи 1 итиеииигц юзмкнта (:опста Микист 1 ин СССР по делан изоОретеиий и открытий13035, Москва, Ж.35, Рвушская над, д. 45 Филиал П 1 П Патентэ, г, Ужгород, ул. Проектнвн,