Адресный формирователь

(51 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗО К АВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Патент США М 4250570,кл, 365-200, 1981,Авторское свидетельство СССРМ 1399816, кл. О 11 С 11/40, 1987,(54) АДРЕСНЫЙ ФОРМИРОВАТЕЛЬ (57) Изобретение относится к вычислительной технике, а именно к схемам адресации цифровых накопителей информации, и может быть применено в запоминающих устройствах с резервированием. Цель изобретения - снижение энергопотребления адресного формирователя. Формирователь содержит элементы И-НЕ 1 и 2, элемент1596388 ИЛИ 3 с управляемым выходом и элементы НЕ 4. В режиме программирования дополнительного дешифратора (на упраг ляющем входе элемента ИЛИ уровень лог. "0") на соответствующий адресный вход подается повышенный уровень напряжения, Питание элемента ИЛИ также осуществляется повышенным напряжением. Логические сигналы на других адресных входах формирователя Изобретение относится к вычислительной технике, а именно к схемам адресациицифровых накопителей информации, и может быть применено в запоминающих устройствах с резервированием. 5Цель изобретения - снижение энергопотребления формирователя.На фиг. 1 приведена структурная схемаадресного формирователя; на фиг. 2 - вариант электрической схемы элемента ИЛИ; на 10фиг, 3 - схема адресного формирователя содной из ячеек дешифратора,Адресный формирователь содержитэлементы И-НЕ 1 и 2, элемент ИЛИ 3 суправляемым выходом, элементы НЕ 4, 15Элемент ИЛИ 3 имеет управляющийвход 5 и стабилитрон б и многоэмиттерныйр-и-р транзистор 7.Предлагаемое устройство предназначено для формирования адресных сигналов на 20входы основного дешифратора 8 и резервного дешифратора микросхемы памяти. Резервный дешифратор состоит из ячеек 9,содержащих плавкие перемычки 10, с помощью которых осуществляется программирование резервного дешифратора:,элемент И 11, диоды 12.Кроме основной функции - формирования адресных сигналов на входы дешифраторов - адресный формирователь 30формирует напряжение программированиярезервного дешифратора, необходимое дляпережигания перемычек 10,Формирователь работает следующимобразом. 35В режиме программирования резервного дешифратора на вход 5, являющийсявходом разрешения программированияформирователя, подается уровень напряжения лог. "0", а на аноды диодов 12 программируемой ячейки 9 резервногодешифратора подается повышенный уровень напряжения, необходимый для пережигания перемычек 10, На шину питанияэлемента ИЛИ 3 также подается повышенный уровень напряжения, допускающий открывание стабилитрона, При напряжении воспринимаются элементом ИЛИ как сигналы лог. "0". На выходе соответствующего элемента И НЕ формируется уровень лог. "О", тогда как на всех остальных выходах - синалы уровня лог. "1", Это позволяет обеспечить разность напряжений, необходимую для пережигания плавкой перемычки дополнительного адресного дешифратора ЗУ, 3 ил. питания элемента ИЛИ 3, используемого в рабочем режиме, стабилитрон б закрыт.В каждый момент времени может пережигаться только одна перемычка 10, так как пережигание производится большим током, Если пережигать сразу несколько перемычек, то может перегореть шина питания микросхем, Пережигание перемычек 10 каждой ячейки 9 производится последовательно. Для определенности рассмотрим работу устройства при пережигании перемычек 10, соответствующей разряду А. В этом случае на адресный вход А подается логический сигнал. соответствующий значению 1-го разряда, записываемого в ячейку 9 адреса, Причем уровень лог, "1" этого сигнала является повышенным по сравнению с уровнями "1", используемыми в рабочем режиме, На все остальные входы, кроме 1-го, подаются сигналы, инверсные сигналу на входе Аь Уровень лог, "1" на этих входах является обычным, используемым в рабочем режиме, который воспринимается элементом ИЛИ 3 как уровень лог. "0" из-за наличия стабилитрона б,Таким образом, при записи в 1-й разряд "1" на соответствующем входе элемента ИЛИ 3 будет "1", а на остальных входах "0". При записи "0" на 1-м входе элемента ИЛИ 3 будет "0", а на остальных входах уровень лог, "1" рабочего режима, воспринимаемый элементом ИЛИ 3 как "0". На инверсном выходе элемента ИЛИ 3 будет сигнал Аь а на прямом - Аь В результате на вторые входы элементов И-НЕ 1 и 2, относящихся к 1-му разряду, поступает такая же информация, которая была на их первых входах, т,е. в этом разряде адресный формирователь на своих входах пропускает информацию, поступившую на соответствующий адресный вход. На вторые входы элементов И-НЕ 1 и 2 разрядов, кроме 1-го, с выходов элемента ИЛИ 3 поступают сигналы, инверсные сигналам на их первых входах, поэтому на выходах всех этих элементов И-НЕ 1 и 2 устанавливается высокий уровень лог, "1", 1596388Так как на аноды диодов 12 подан также высокий уровень, то перемычки 10, соответствующие разрядам, кроме 1-го, на данном этапе программирования не пережжены. В 1-м разряде на одном из выходов формирователя установлен "0", а на другом "1" .в соответствии с сигналом на входе Аь Перемычка 10,.на которую подан "0" с выхода 1-го разряда формирователя, перегорает, а перемычка 10, на которую подана "1", остается целой, что и определяет значение 1-го разряда адреса, записываемого в ячейку 9 резервного дешифратора.В адресном формирователе повышенное напряжение питания используется только в одном элементе ИЛИ 3, а остальные элементы питаются обычным напряжением, используемым в рабочем режиме.В рабочем режиме на вход разрешения записи адресного формирователя подается сигнал "1", закрывающий стабилитрон 6. В результате оба выхода элемента ИЛИ 3 переходят в состояние с высоким выходным сопротивлением или лог. "1", На выходы адресного формирователя по всем разрядам проходит информация с его входов. Формула изобретения Адресный формирователь, содержащийэлементы И-НЕ первой группы, первые вхо ды которых являются адресными входамиформирователя, элементы И-НЕ второй группы, выходы которых являются выходами формирователя, элементы НЕ, входы которых подключены к первым входам 10 соответствующих элементов И-НЕ первойгруппы, выходы элементов НЕ подключены. к первым входам соответствующих элементов И-НЕ второй группы, о т л и ч а ю щ и йс я тем, что, с целью снижения энергопот ребления адресного формирователя, он содержит элемент ИЛИ с управляемым выходом, информационные входы которого подключены к первым входам элементов ИНЕ первой группы, входуправления элемен та ИЛИ с управляемым выходам являетсявходом разрешения программирования формирователя, прямой и инверсный выходы элемента ИЛИ с управляемым выходом подключены соответственно к вторым вхо дам элементов И-НЕ второй группы и к вторым входам элементов И-НЕ первой группы., Самборска изводственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101 аказ 2913 Тираж 48 б Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ С 113035, Москва, Ж, Раушская наб., 4/5