Адресный формирователь

(19) 01) 27 СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 11 611 1.31 1 Т,".,А ГОСУДАРСТ 8 ЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ПИСАНИЕ ИЗ К АВТОРСКОМУ СВИДЕТЕЛЬСТ(71) Государственное союзное конструкторско-технологическое бюро попроектированию счетных машин(54)(57) АДРЕСНЫИ ФОРИИР 0 ВАТЕНЬ, содержащий первый и второй усилительные транзисторы, истоки которых являются соответственно прямым иинверсным выходом фюрмирователя, стоки усилительных транзисторов объединены и являются первым входом так"тового сигнала формирователя, затворы соединены соответственно со стоками гервого и второго разрядных транзисторов и истоками первого и второготранзисторов предзаряда, стоки которых соединены с первой шиной питания,а затворы объединены и являются вторым входом тактового сигнала формирователя, затворы первого и второго.разрядных транзисторов соединены соответственно с истоками первого ивторого нагрузочных транзисторов,разделительный транзистор, затвор которого соединен со второй шинойпитания, сток соединен с затвором первого разрядного транзистора и затвором первого ключевого транзистора,исток которого соединен с третьейшиной питания, а сток соединен сзатвором второго разрядного транзистора, второй ключевой"транзистор, затвор которого является входом формирователя , а исток второго ключевоготранзистора соединен с третьей ши-. нои питания, о т л и ч а ю щ и й с ятем, что, с целью увеличения помехоустойчивости формирователя, истоки Спервого и второго разрядных транзисторов объединены и являются третьимвходом тактового сигнала, затворы первого и второго нагрузочных транзисто- фффров подключены к первой шине пита Рния, стоки первого и второго нагру феьзочных транзисторов подключены к вто- "1 фЬрой шине питания, сток второго ключе"вого транзистора соединен с истокомразделительного транзистора. АД1 1011Изобретение относится к вычислительной технике и может быть использовано в микросхемах памяти на ИДПтранзисторах,В интегральных схемах памяти наИДП транзисторах для согласованиясхемы с ТТЛ схемами, приема адреса и формирования прямого и инверсного адресных сигналов, управляю-щих работой дешифратора адреса, обычно используются статические схемыадресных формирователей, где формирование адресных сигналов осуществляет ся при помощи инверторов1 ,Это простейшее решение определяло вследствие большой емкости адресных шин, невысокое быстродействие устройства при сравнительно высокойпотребляемой мощности, свойственнойстатическим схемам, 20С целью увеличения быстродействияи уменьшения потребляемой мощности,для считывания адресной информациииспользуют дифференциальные усилители, а для формирования адресных сигналов - динамические повторители, подключенные к каждому из плеч дифференциального усилителя., Использова ние дифференциальных усилителей позволяет, с высокой скоростью Формировать на затворах динамических повторителей прямой и инверсный адресныесигналы, а использование динамических повторителей позволяет, безпотерь мощности в адресном формирователе, установить адресную информацию на адресных шинах 2 1.Однако дифференциальные усилители являются наиболее сложными узлами микросхемы, они предъявляют жест 40кие требования к качеству технологического процесса, особенно к разбро"сам параметров элементов, Кроме то го, дифференциальные усилители чувствительны к помехам, воз.;икающим винтегральных схемах при переключе 45нии логических вентилей, и дляобеспечения высокой чувствительностиусилителей требуется тщательная проработка конструкторских решений .Наиболее близким к предлагаемомупо технической .сущности и схемномурешению является адресный формирователь, в котором для увеличенияскорости считывания информации и дляувеличения помехоустойчивости дифференциального усилителя введена обратная связь между динамическими повторителями и нагрузочными транзис 02/ 2торами дифференциального усилителя 33Известная схема обладает перечисленными выше недостатками, связанными с использованием дифференциальных усилителей, причем ее использование возможно при условии применения схемы памяти в блоке памяти, где допустимые амплитуды системных помех жестко ограничены, что обеспечивается установкой на плате шинных формирователей, уменьшающих длину адресных шин за счет уменьшения количества объединяемых адресных входов,Целью изобретения является увеличение помехоустойчивости формирователя.Поставленная цель достигается тем, что адресный формирователь, содержащий первый и второй усилительные транзисторы, истоки которых являются соответственно прямым и инверсным выходом Формирователя, стоки усилительных транзисторов объединены и являются первым входом тактового сигнала формирователя, затворы соединены соответственно со стоками первого и второго разрядных транзисторов и истоками первого и второго транзисторов предзаряда, стоки которых соединены с первой шиной питания, а затворы объединены и являются вторым входом тактового сигнала формирователя, затворы первого и второго раз рядных транзисторов соединены соответственно с истоками первого и второго нагрузочных транзисторов , разделительный транзистор, затвор которого соединен со второй шиной питания, сток соединен с затвором первого разрядного транзистора и затвором первого ключевого транзистора, исток которого соединен с третьей шиной питания, а сток соединен с затвором второго разрядного транзистора, второй ключевой транзистор, затвор которого является входом Формирователя, а исток второго ключевого транзистора соединен с третьей шиной питания, дополнительно истоки первого и второго разрядных транзисторов объединены и являются третьим входом тактового сигнала, затворы первого и второго нагрузочных транзисторов подключены к первой шине питания, стоки первого и второго нагрузочных транзисторов подключены к второй шине питания, сток второго3 10140ключевого транзистора соединен с ис:током разделительного транзистора,На чертеже представлена схема адресного Формирователя.Адресный формирователь содержитпервый 1 и второй 2 усилительныетранзисторы, истоки которых являются соответственно прямым 3 и инверсным 4 выходом формирователя, стокиусилительных транзисторов 1 и 2 объ оединены и являются первым входом тактового сигнала формирователя 5, затворы соединены соответственно состоками первого 6 и второго 7 разрядных транзисторов и истоками первого 158 и второго 9 транзисторов предзаряда, стоки которых соединены с первой шиной питания 10, а затворыобъединены и являются вторым 11входом тактового сигнала формирова- щтеля, затворы первого 6 и второго 7разрядных транзисторов соединены соответственно с истоками первого 12 ивторого 13 нагрузочных транзисторов,разделительный транзистор 14, затвор 25которого соединен с второй шинойпитания 15, сток соединен с затворомпервого 6 разрядного транзистора изатвором первого ключевого 16 транЗистора, исток которого соединен стретьей шиной питания 17, а стоксоединен с затвором второго 7 разрядного транзистора, второй 18 ключевой транзистор, затвор которого является входом 19 формирователя, а исток второго ключевого транзистора 1835соединен с третьей 17 шиной питания,истоки. первого б и второго 7 разрядных транзисторов объединены и являются третьим входом 20 тактового сиг 40нала, затворы первого 12 и второго13 нагрузочных транзисторов подключены к первой 10 шине питания,стоки первого 12 и второго 13 нагрузочных транзисторов подключены к вточ45рои 15 шине питания, сток второго18 ключевого транзистора соединен систоком резделительного транзисто-.ра 14,При обращении к формирователю низкий уровень сигнала "Выбор кристаллан) на шину 1 входа 19 адресногоформирователя поступает адресныйсигнал, который дважды инвертируется, причем транзисторы 12, 14 и18, образующие входной статическийбуфер, осуществляют первую инверсиюадресного сигнала, а транзисторы 13 и16, образующие статический инвер 27 4тор, осуществляют вторую инверсиюадресного сигнала. Таким образом,на затворах разрядных транзисторов6 и 7, связанных с выходами статического входного буфера и инвертора,устанавливается адресная информацияПри появлении на входе 11 тактовогосигнала низкого уровня потенциала транзисторы предзаряда 8 и 9отключаются, а при появлении на входе20 тактового сигнала низкого уровня потенциала один из затворов транзисторов 1 и 2 разряжается черезсоответствующий открытый разрядный .транзистор 6 или /. Появление на входе 5 тактового сигнала высокогоуровня потенциала Формирует в течение длительности положительного фрон-.та импульса на выходе 3 или 4 высокий потенциал,Вследствие того, что для вентилявходного статического буфера, состоящего из транзисторов 12,14 и 18и вентиля инвертора адресного сигнала, состоящего из транзисторов 13и 16, нагрузкой являются затворыразрядных транзисторов б и 7, размеры которых невелики, так как онидолжны обеспечивать лишь разряд затвора транзистора 1 или 2, а шинызатворов транзисторов 6 и 7 минимальны по длине, то емкостная нагруз.ка на выходы каждого из вентилейневелика и составляет величину порядка 0,05-0,1 пф. Это позволяеткаждый из вентилей сделать микромощным при высокой скорости переключения вентилей, причем использование в адресном буфере статическихвходных вентилей повышает его помехозащищенность и надежность по сравнению с известными схемами,использующими для приема адресной информациидифференциальные усилители.После окончания сигнала "Выборкристалла" происходит восстановление начального состояния схемы , т.е.на входах 11 и 20 появляются высокие уровни потенциала и затворытранзисторов 1 и 2 предзаряжаются,на входе 5 тактового сигнала устанавливается низкий уровень потенциала, что приводит к разряду выхода 3и 4, заряженного при установлении адресной информации в режиме обращения.Благодаря использованию статических вентилей для приема адресной информации схема адресного формироваИПИ Заказ 3026/61 Тираж 592 Подписное т", г, Ужгород, ул, Проектна иап НПГУ фПа 5 101402 теля становится нечувствительной к системным помехам, возникающим на адресных шинах при работе схемы па. мяти .в составе блока памяти, Типичная величина амплитуды системной Ю помехи О11 В (в ряде примененийПдопускается амплитуда помехи, равная 1,2 В) при длительности сигнала помехи порядка 1-2 нс. Дифференциальные усилители, обладающие чувстви в тельностью в несколько десятков милливольт и "защелкивающиеся" на начальном участке фронта импульса, ,включающего усилитель, т.е. за время порядка длительности сигнала поме ф хи, могут неверно считать адресную информацию что приведет к иыбору "чужой" ячейки памяти, в то время как статические вентили , сраЬатыва 7 4ющие от полных перепадов логических уровней, после окончания действия помехи возвращаются в состояние, соответствующее принимаемойадресной информации, Расчет предлагаемой схемы адресного формирователя на помехоустойчивость показал возможность работы схемы при уровне помех с амплитудой 1,2 В. Использование адресного формирователя позволит увеличить надежность работы блока памяти и увеличить информационную емкость плат благодаря возможности объединения Ьольшего количества адресных выходов схем памяти и использованию меньшего количества развязывающих шинных формирователей,