Адресный формирователь

СОЮЗ СОВЕТСКИХСОЦИАЛ ИСТИЧЕСНИХРЕСПУБЛИК 19) Л 1(51) 5 С 7/О ГОСУДАРСТВЕННЫЙ КОМИТЕПО ИЗОБРЕТЕНИЯМ И ОТКРЫТПРИ ГННТ СССР Н ДВТ польз и можеттировани тоя нных ль изоб ус ре ия фо я сиг ироваьким(72) (53) адресам. каждом э ес ся тем, ч формиров по ми н ающи вое напрятс вто изк ам ой эле ика т ис. 2 Лосев жение ров 3 дновременн 4 обеспечи порог обоих анзис игн ои уров никоИ. а да и АТЕЛ 54) 57) числиитсяоэлек ти. н еВ,К, нфор нающ 3. 16.АЦРЕСНЫЙ ФОИзобретени ой технике Е ИЗОБ ации в полупр х устройства 1986, с, 79,леман срав ходе ств.облассчет при произвол ходах 5, соо лементу 1 па но при проекпоминающих расшироватеа вы-.то досменте 1 зультате блоал выборки ном адресноме тс твующнхИзобретение относится к вычислительной технике и микроэлектронике, а именно к полупроводниковым интегральным микросхемам, и может быть использовано при проектировании постоянных запоминающих устройств (ПЗУ),Целью изобретения является расширение функциональных возможностей формирователя за счет формирования 10 сигнала выборки по нескольким адресам.На чертеже представлена электри, ческая схема формирователя.Адресный формирователь содержит 15 элементы 1 памяти, блок 2 сравнения. Хранение адреса производится на первых и вторых запоминающих транзисторах 3, 4 элементов 1 памяти. Входы первой группы блока 2 сравнения явля ются адресными входами 5 формирователя, а выход - выходом 6 формирова" теля. Кроме запоминающих транзисторов 3, 4 элементы 1 памяти состоят из двух нагрузочных транзисторов 7, клю чевого транзистора 8.формирователь работает следующимобразом.Наибольший выигрыш дает использование формирователя в вычислительныхсистемах, в состав которых входях ПЗУс "масочным" способом занесения информации, т.е. занесением информациции в.процессе изготовления ПЗУ, Вэтом случае адресный формировательразмещается на одном кристалле с ПЗУи программируется одновременно и темже способом, что и при занесении информации в накопитель ПЗУ. Наиболеераспространенным способом занесения 40информации в накопитель ЗУ являетсяварьирование пороговыми напряжениямитранзисторов накопителя. Одновременнои каждый из транзисторов 3, 4 изготавливается с пороговым напряжением, 45которое превышает или значительнониже напряжения питания. При этомнизкое пороговое напряжение можетиметь транзистор 3, либо транзистор4, либо транзисторы Зи 4 одновремен-но, что соответствует состояниям элемента 1 памяти "Лог.1", "Лог.О" либобезразличному состоянию. В последнемслучае сигнал на выходе 6, разрешающий обращение к ПЗУ, будет вырабатываться при любом коде адреса на,входе5 данного элемента 1 памяти.Если пороговое напряжение транзистора 3 ниже напряжения питания, то его сток и подключенный к стоку вход блока 2 находятся в состоянии "Лог,О", а сток транзистора 8 - в состоянии с ИЛог.1 , если пороговое напряжение соответствующего транзистора 4 превышает напряжение питания. Если пороговые напряжения и транзистора 3, и транзистора 4 данного элемента 1ьпамяти ниже напряжения источника питания, то оба выхода этого элемента 1 памяти и подключенные к ним входы блока 2 находятся в состоянии "Лог.0Код адреса, поступающий на входы 5, сравнивается в блоке 2 сравнения с ожидаемым, хранящимся в блоке элементов 1. В случае совпадения указанных кодов на выходе 6 устройства появляется разрешающий сигнал (сигнал выбора, ПЗУ). Если в одном или нескольких элементах 1 хранится безразличное состояние, то разрешающий сигнал на выходе 6 появится независимо от кода на соответствующих входах 5.Формула из обретенияАдресный формирователь, содержащий блок сравнения, выход которого является выходом формирователя, входы первой группы - адресными входами формирователя, элементы памяти, каждый из которых состоит из двух нагрузочных транзисторов, ключевого транзистора и первого запоминающего транзистора, исток которого соединен с истоком ключевого транзистора и подключен к шине нулевого потенциала формирователя, а сток соединен с затвором ключевого транзистора, с соответствующим входом второй группы блока сравнения и с истоком первого нагрузочного транзистора, сток которого соединен со стоком второго нагрузочного транзистора и подключен к шине питания формирователя, исток второго нагрузочного транзистора соединен со стоком ключевого транзистора и с соответствующим входом второй группы блока сравнения, о т л и ч а ю щ и йс я тем, что, с целью расширения области применения формирователя за счет формирования сигнала выборки по нескольким адресам, он содержит в каждом элементе памяти второй запоминающий транзистор, сток и исток которого соединены со стоком и истоком соответственно ключевого транзистора, 51607013 ба затвор соединен с затвором первогозисторов, затворы которых соединенызапоминающего транзистора и стоками с истоками первого и второго нагру"первого и второго нагрузочных тран- зочных транзисторов соответственно,Составитель С.КоролевРедактор А,Маковская Техред М,Ходанич Корректор Л.БескидЗаказ 3552 Тираж 487 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб д. 4/5Производственно-издательский комбинат "Патент", г, Ужгород, ул, Гагарина, 101