Цифровой интеграторi вс: соознаяj: t: h”rio: xs: rkhj

Союз Советских Социалистических РеспубликЗависимое от авт, свиде Заявлено 10,11/.1970 ( ельства1426287/18-24) Кл. б 0611/О присоединением заявкиПриоритет публиковано 14 Л 1.1972, БюллетеньКотаитет по делам изобретений и открытий при Совете Министров СССРУДК 681,332.64(088.8 ния 29.1 Ч.1972 а опубликования оп Авторыизобретен В. П, Гондарев, О. Б, Макаревич и В. Н. Барабанов Таганрогский радиотехнический институтЗаявитель в си 1 ТЕГРА фРОВО ычислиьзовано рующих Изобретение относится к области в тельной техники и может быть испол при разработке цифровых интегри машин.Известны цифровые интеграторы, основанные на формуле прямоугольников с недостатком и с избытком. Недостатком этих интеграторов является низкая точность интегрирования по сравнению с точностью интеграторов, в основу которых положены формулы численного интегрирования более высоких порядков.Предложенный интегратор отличается тем, что с целью повышения точности интегрирования в него введен переключатель, первый управляющий вход которого подключен к шине начала шага интегрирования, второй - к шине независимой переменной интегрирования. К первому управляемому входу переключателя подключен выход сумматора подынтегральной функции, а ко второму - выход регистра подынтегральной функции. Выход переключателя подсоединен к устройству умножения, выход которого подключен ко второму входу сумматора приращения интеграла.Введение в цифровой интегратор переключателя позволяет осуществлять коммутацию цепей интегратора с тем, чтобы в каждом шаге интегрирование могло выполняться по методу прямоугольников с недостатком или по методу прямоугольников с избытком, т. е.процесс численного интегрирования предлагается выполнять не по одному из методов прямоугольников с недостатком или с избыт ком, а с использованием обоих этих методов(в процессе численного интегрирования от шага к шагу реализовывать то одну, то дру.гую формулу численного интегрирования по методу прямоугольников с недостатком или с 10 избытком.Анализ процессов численного интегрирования по методам прямоугольников с недостатком показывает, что знаки щаговых методических погрешностей этих методов в боль шинстве случаев противоположны и не ме.няются до изменения знака производной интегрируемой функции. Это приводит к накоплению методических погрешностей, что является недостатком этих методов. В предла гаемом цифровом интеграторе интегрирование осуществляется по методу прямоугольников с недостатком или с избытком и чередуется от шага к шагу. Так как шаговые методические погрешности обоих методов имеют 25 противоположные знаки, то очевидно, что вбольшинстве случаев можно значительно уменьшить накопленную методическую погрешность метода прямоугольников.На чертеже представлена блок-схема по- ЗО следовательного цифрового интегратора, где332475 31 - вход приращений подынтегральной функции; 2 - входное устройство; 3, 4 - сумматоры; б, б - регистры подынтегральной функции и остатка; 7 - триггеры; 8 - 10 - схемы совпадений; 11 - схема сборки; 12 - устройство умножения; 18 - вход импульса начала шага интегрирования; 14 - вход приращений переменной интегрирования; 1 б - входное устройство; 1 б - выход интегратора;17 - переключатель.Предлагаемая схема цифрового интегратора по своей структуре и принципу работы объединяет в себе с помощью переключателя 17 две известные схемы цифровых интеграторов, работающих по методу прямоугольников с недостатком и с избытком,На входы 1 и 14 в каждом шаге интегрирования подаются приращения Лку подынтегральной функции и переменной интегрирования Лкх соответственно. Во входном устройстве 2 приращения Лку суммируются, масштабируются и подаются на вход сумматора подынтегральной функции 3, на второй вход которого с регистра подынтегральной функции б поступает значение подынтегральной функции уи, которое было вычислено в предыдущем шаге интегрирования, В результате выполнения операции суммирования получаем новое значение подынтегральной функции 25 В каждом шаге интегрирования переключатель 17 подключает к устройству умножения поочередно выход регистра б или выход сумматора 3, т. е, на его вход поочередно (через шаг) поступают значения уи или уйв где умножаются на значение приращения Ькх переменнОй интегрирования. Результат умножения складывается в сумматоре 4 с остатком иптеграла предыдущего шага Яо 1 , который поступает из регистра остатка б. Полученный новый остаток интегрирования 5,к и прйращение интеграла Лк 5 записываются в регистр остатка б и в выходное устройство 1 б соответственно. К переключателю 17 подключается вход 14 для того, чтобы метод интегрйрованйя менялся поочередно лишь в случаях, когда ЬхФО. При Ьхк=О приращение ийтетрала ЛЗк=О и переключатель 17 не переключается.Описанный процесс интегрирования многократно повторяется.Введение в схему цифрового интегратора йереклЮчателя позволяет повысить точность интегрирбвания по методу прямоугольников. При этом поставленная цель достигается без особых затрат оборудования. 40 45 50 55 СоставитеТекред А. К Войниковянкова ьмь Коррекгоры: М. Коробова и Л. Корогодедакто ято Тираж 448 Подписное й и открытий при Совете Министров СССР аушская наб., д. 4/5 р. Сапунова Типография,Заказ 1020/6 Изд Мо 357ЦНИИПИ Комитета по делам изобретеМосква, Ж,Предмет изобретен и я Цифровой интегратор, содержащий регистри сумматор подынтегральной функции, ре гистр и сумматор приращения интеграла,устройство умножения, отличающийся тем, что, с целью повышения точности интегрирования, в него введен переключатель, первый управляющий вход которого подключен к 10 шине начала шага интегрирования, второйуправляющий вход - к шине независимой переменной интегрирования, к первому управляемому входу переключателя подсоединен выход сумматора подынтегральной функции, 15 ко второму - выход регистра подынтегральной функции, а выход переключателя подсоединен к устройству умножения, выход которого подключен ко второму входу сумматора приращения интеграла.20