Цифровой дифференциальный анализатор

ОПИСАНИЗОБРЕТЕНИЯ Со)оз СоветскихСоциалисти 4 ескихРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от авт. свидетельстваЗаявлено ОЗ.Ч,1971 ( 1651845/18-24)с присоединением заявкиПриоритет М, Кл. б 06 1/03 осударотееннын номнтеСовета Министров СССРпо делам нзооретеннйи открытий К 681.332.64(088 убликовано 21.Ч 1.1973. Бюллетеньа опубликования описания 1 б.Х.1973 ат Авторы нзобретениакаревич, Б. М, Баев и П. М. Рыбаков аганрогский радиотехнический институт аявите РОВОЙ ДИФФИЕЙЦИАЛЬЙЬ 1 Й АНАЛИЗАТОР Изобретение от шинам, применяем для решения зада летательных аппа Известен цифро лизатор для реш уравнений. Ч 11 (п+1) = 1 гу Ч 12) (л+1): 1 а ( Ч(з 1 (л+ ц = 1авляющим маой аппаратуре ия ориентации осится к упр ым в бортов и определенатов,вой дифферен ения систем циальный ана ы разностны иЧ 93 (и+ 1) а)лЧ 92 (и+1) пЧ(1(п. 1) пЧЗ(л+1)( ) иначе (и+ 1)г (лЧ 91 (л+ 1)у=1,2,3 связывающих направляющие косинусы и угловую скорость летательного аппарата, в котором учтены все особенности системы уравнений направляющих косинусов, В этом ЦДА на шаге интегрирования новое значение каждого направляющего косинуса вычисляется один раз и поступает в качестве подинтегральной функции непосредственного, а также через преобразователь кода на входы специального коммутатора, управляемого приращениями двух независимых переменных. В качестве независимых переменных иопользуется текущая информация Т 7 р с соответствующих датчиков. С выходов коммутатора снимаются некванпованные приращения сразу двух слагаемых системы уравнений (1), которые содержат в качестве сомножителя один и тот же направляющий косинус, - И-й звт Увеличение быстродействия и упрощениеблока управления достигается путем жесткого соединения в вышеуказанном ЦДА блоков между собой в определенном порядке, необ ходимом для одновременного вычисления приращений трех направляющих косинусов, согласно алгоритму (1). Так как (=1, 2, 3, то вычисление приращений девяти направляющих косинусов на каждом шаге интегрирова ния осуществляется в три этапа, на каждомэтапе реализуя алгоритм (1) с конкретным значением . По сравнению с обычным ЦДА последовательного типа, предназначенного для вычисления направляющих косинусо, 15 быстродействие прототипа увеличено в 6 раз,а оборудование его возросло всего на два цифровых интегратора. Однако, прототип имеет тот недостаток, что он оперирует с квантованными приращениями направляющих коси нусов, что не позволяет использовать возможность сокращения затрат оборудования, потенциально заложенных в его структуре. Использование квантованных приращений связано не только с расходом оборудования, необ ходимого для коррекции неквантованных приращений, квантования их и хранения квантованных:приращений, но и с ухудшением точности вычислений текущих значений направляющих косинусов.зО Цель изобретения - дальнейшее сокраще 387395ние расхода оборудования на построение ЦДА, для вычисления направляющих косинусов, а также повышение точности этих вычислений, Это достигается с помощью новых связей блоков ЦДА, позволяющих оперировать полноразрядными приращениями направляющих косинусов, В предлагаемом ЦДА каждая из запоминающих ячеек, предназначенная для хранения текущих значений направляющих косинусов имеет два выхода. Через выход, связанный со средним разрядом запоминающей ячейки, информация на старшей половине поля ячейки выводится для использования в вычислениях полноразрядных приращений направляющих косинусов. Одновременно через выход, связанный с младшим разрядом ячейки, информация со всего поля ячейки выводится для вычисления нового значения направляющего косинуса. На входы выходных сумматоров, предназначенных для вычисления текущих значений направляющих косинусов, одновременно со старыми значениями этих величин поступают полноразрядные приращения направляющих косинусов, вычисляемые на данном шаге интегрирования.На чертеже приведена блок-схема предлагаемого ЦДА.В состав каждого из блоков 1, 2 и 3 запоминающих ячеек входят три ячейки, предназначенные для приема, хранения и выдачи последовательных кодов трех направляющих косинусов. Направляющие косинусы 1 п, 1 з, 1 з хранятся в блоке 1; 1 зь 4 з, 1 зз - в блоке 2, а сзь 1 з 2, 1 зз - в блоке 3. Каждый из блоков, кроме трех ячеек, содержит специальный триггер для фиксации, начиная с середины каждого этапа интегрирования, знаков направляющих косинусов в порядке их участия в вычислительном процессе. В качестве запоминающих ячеек целесосбразно использовать линии задержки или регистры. Блок управления 4 служит для управления всеми блоками ЦДА с помощью управляющих сигналов, вырабатываемых в этом же блоке. В начале каждого этапа интегрирования в каждом из заломинающих ячеек блоков 1, 2 и 3 с выхода 5 блока управления 4 поступает сигнал, подключаю. щий к выходам блока ячейку, хранящую то направляющий косинус, который необходим для вычислительного процесса на данном этапе интегрирования, Блок ввода текущей информации б предназначен для преобразования информации, поступающей на его входные шины 7 от управляемого объекта обычно в виде непрерыгных величин, в наиболее пригодную для использования в ЦДА форму, т. е. в поток приращений.Перед каждым шагом интегрирования по сигналу, поступающему из блока управления 4 на вход 8 блока ввода текущей информации б, на входах 9, 10, 11, 12, И, и 14 коммутаторов 15, 1 б и 17 устанавливаются новые значения приращений независимых перемененных, которые фиксируются в течение всего шага интегрирования, На входах 12 и 14 фиксируется 5 Ю 15 20 г зо 35 40 45 ьо 55 60 65 приращение независимой переменной 7 ср; на входах 9, И - Гсрг, на входах 10, 11 - 7 срз. Каждый из коммутаторов 15 - 17 состоит из четырех двувходовых схем совпадения и двух собирательных, схем на два входа. Коды направляющих косинусов, начиная со средних разрядов ячеек, с выходов запоминающих ячеек блоков 1, 2, 3 проходят соответственно на выходы 18, 19, 20, если текущая иноформации, поступающая соответственно на управляющие входы 10, 12 и И имеет отрицательный знак. Если же текущая информация имеет положительный знак, то на выходы 18, 19, 20 проходят коды с выходов преобразователей кодов 21, 22 и 23, Последовательные коды направляющих косинусов, начиная со средних разрядов ячеек, проходят выходы 24, 25 и 2 б с выходов запоминающих ячеек соответственно блоков 1, 2 и 3, если текущая информация, поступающая соответственно на управляющие входы 9, 11, 14 положительного знака. Если же текущая информация отрицательного знака, то на выходы 24, 25 и 2 б проходят коды с выходов преобразователей кодов 21, 22 и 23.Преобразователи кодов 21 - 23 последовательного действия предназначены для перехода от кодов направляющих косинусов, поступающпх на их входы, к дополнительным кодам этих же величин.Если ке на какой-либо вход коммутатора не поступает текущая информация, то на соответствующий выход этого коммутатора не проходит код направляющего косинуса. Так, например, если 7 ср=0, то на выходы 19 2 б коммутаторов 1 б и 17 не проходят коды соответствующих направляющих косинусов.Для сложения неквантованных приращений слагаемых правых частей уравнения системы (1) предназначены сумматоры 27, 28 и 29, на входах которых получаются неквантованные 1 полноразрядные) приращения направляющих косинусовсоответственно Юц, ЮзЮз;.Выходы двухвходовых сумматоров 27, 28, 29 соединены со входами выходных сумматоров 30, 31 и 32 соответственно. Выходные сумматоры 30 - 32, вторые входы которых соединены с выходами соответственно запоминающих ячеек блоков 1, 2, 3 предназначены для вычисления текущих значений направляющих косинусов,Шины 33 служат для ввода исходной информации в запоминающие ячейки блоков 1, 2, 3 и вывода результатов решения задачи.Шаг интегрирования состоит из трех этапов. На каждом этапе одновременно вычисляются текущие значения трех направляющих косинусов.Работа предлагаемого ЦДА совершенно одинакова на всех трех этапах шага интегрирования.Рассмотрим работу ЦДА на одном из этапов п-го шага интегрирования, Управляющим импульсом из блока управления 4, поступающим в начале этапа интегрирования в запоминающие ячейки блоков 1, 2, 3, осуществля 387395ется подключение тех запоминающих ячеек к выходам этих блоков, которые должны участвовать в вычислительном процессе на данном этапе, причем младшими разрядами выбранные ячейки подключаются к одним выходам вышеуказанных блоков, а средними - ко вторым выходам. С выходов запоминающих ячеек блоков 1, 2, 3, подключенных к средним разрядам выбранных ячеек, направляющие косинусы 1;, Ь , з;и, вычисленные на предыдущем шаге интегрирования, в последовательном коде, начиная со средних разрядов, поступают непосредственно, а также через преобразователи кодов 21, 22, 23 на входы коммутатора 16, 16, 17 соответственно. Одновременно эти же направляющие косинусы с выходов запоминающих ячеек блоков 1, 2, 3, подключенных к младшим разрядам выбранных ячеек, в последовательном коде, начиная с младших разрядов, поступают на входы выходных сумматоров 30, 31, 32 соответственно.Как только коды знаков направляющих косинусов появятся на тех выходах запоминающих ячеек блоков 1, 2, 3, которые подключены к средним разрядам запоминающих ячеек, управляющим импульсом из блока управления 4 коды знаков фиксируются в специальных триггерах, а вышеуказанные выходы отключаются от средних разрядов ячеек и подключаются к выходам триггеров, фиксирующих коды знаков до конца этапа интегрирования.В процессе интегрирования в освободившиеся разряды запоминающих ячеек записываются последовательные коды новых значений направляющих косинусов, вычисляемые в выходных сумматорах 30, 31, 32.Для управления работой коммутаторов 16, 16, 17 на управляющие входы каждого из них поступают приращения двух независимых переменных. Неквантованные приращения шести слагаемых правых частей трех уравнений системы (1) в последовательном коде с выходов этих коммутаторов поступают на входы двух- фазовых сумматоров 27, 28, 29.Последовательный код полноразрядного приращения направляющего косинуса 71,+0 поступает на вход выходного сумматора 30 с выхода двухвходового сумматора 27, на входы которого поступают последовательные коды неквантованных приращений слагаемых 123 п г 7%зп+и - 1 зп /2 гп+и с Выходов 26, 20 коммутаторов 16, 17 соответственно. На вход выходного сумматора 31 поступает последовательный код полноразрядного приращения направляющего косинуса Юзя+0 с выхода двухвходового сумматора 28, на вход которого подаются в последовательном коде неквантованные приращения слагаемых 1 з;7 сц+0 -- 1 цп"7(рзпи с выходов 26, 18 коммутаторов 17, 16 соответственно. Последовательные ко ды неквантованных приращений слагаемых13 п фз(п+0 зпфцп 0 ПОСтуцают На ВХОДЫ двухвходового сумматора 29 с выходов 24, 19 коммутаторов 15, 16 соответственного. Полно- разрядное приращение Юзяп.0 с выхода двух входового сумматора 29 в последовательномкоде поступает на вход выходного суммато.ра 32.Полноразрядные приращения направляющих косинусов, поступающие на входы выход ных сумматоров 30, 31, 32, суммируются с одновременно;поступающими на вторые входы этих сумматоров старыми значениями направляющих косинусов. В результате на выходах выходных сумматоров 30, 31,и 32 образуются 25 новые значения направляющих косинусовяп+0, Ьр 1, 1 зя.я соответственно.Новые значения направляющих косинусов свыходов выходных сумматоров 30 - 32 поступают для хранения в запоминающие ячейки ЗО блоков 1, 2, 3 соответственно. П р ед м ет изобретенияЦифровой дифференциальный анализатор, 35 содержащий запоминающие ячейки, подключенные к блоку управления, блок ввода текущей информации, соединенный с блоком управления и с первыми и вторыми входами коммутаторов, выходами подключенных к 40 двухвходовым сумматорам, преобразователикодов, выходные сумматоры, отличающийся тем, что, с целью повышения точности вычислений и уменьшения количества оборудования, первые выходы запоминающих ячеек подклю чены непосредственно и через преобразователи кодов к соответствующим коммутаторам, а вторые выходы - к первым входам выходных сумматоров, вторые входы которых соединены с соответствующими двухвходовымн 50 сумматорами, а выходы - с запоминающимиячейками и с шинами ввода исходной информации и выводов результатов решений задачи.387395 Редак вдее Подписно аказ 2709/10 Изд Мо 703 Тираж б 47 ЦНИИПИ Государственного комитета Совета Министров СС пография, пр. Сапунова ставитель В. Орлов Техред Т. Курилко по делам изобретений и открытий Москва, Ж, Раушская наб., д, 4(5