Цифровой интегратор

317079 Сова Соеетских Социалистических РеспубликЗависимое от авт. свидетельстваЗаявлено 30.1,1969 ( 1307079/18-24)с присоединением заявкиМПК б 061 1/02 риоритетпубликовано 07,Х.1 Комитет по делам аобретений и открытий при Спеете Министрое СССР681.332.6 (088,8 юллетень30ния 4.Х 1.1971 а опубликования оп Авторизобретения Р. Гарбузов явител ФРОВОЙ ИНТЕГРАТО меют ь слами е прямо- ожет пана одну Изобретение относится к области вычислительной техники,Известны цифровые интеграторы, содержащие регистр и делитель, выполненные натриггерах и схемах связи и соединенные через выходную вентильную схему и схемы связи регистра и делителя.Все известные интеграторы и талуюточность при оперировании с чи обоихзнаков. 10Описываемый цифровой интегратор отличается от известных тем, что в нем выходтриггера знака регистра соединен с одним извходов схем связи регистра и делителя, вторые и третьи входы которых подключены соответственно к выходам триггеров регистра ивыходам схем связи триггеров делителя, причем выход входной схемы связи делителя соединен с входами триггеров делителя и третьим входом одной из схем связи регистра и делителя, выходы схем связи регистра и делителя присоединены к входу выходной вентильной схемы.На чертеже приведена схема цифрового интегратора. 25Интегратор содержит регистр 1, делитель 2,схемы связи регистра и делителя 3 и 4 и выходную вентильную схему 5, триггеры б - 11,схемы связи 12 - 21.Счетчики регистра и делителя на триггерах 30 б - 11 подобны и выполнены по схеме ревер. сивных двоичных счетчиков.Через схемы связи 12 - 15 на входы соответствующих триггеров 7, 8, 10, 11 передаются импульсы 6 бх, оу, оу 2.Со схем связи 14 и 15 делителя на схемы связи регистра и делителя 3 и 4 выдаются импульсы ох и б,д.Посредством схем связи 17 и 1 б образуются сигналы 5 дЛх и 5 дЛу одного из двух уровней, соответствующих поступлению на входные схемы связи 20, 21 импульсов по входам положительных (Лх+, Лу+) или отрицательных (Лх - , Лу - ) приращений.По сигналам 5 дЛх и 5,оЛу соответствующие схемы связи 12 - 15 триггеров б, 7, 9, 10 переключаются либо в режим передачи импульсов с предыдущих триггеров на последующие, которые соответствуют переходу триггера из состояния 1 в 0 (прямой счет), либо из состояния О в 1 (обратный счет). При этом со схем связи 14 и 15 делителя 2 на схемы связи регистра и делителя 3 и 4 будут выдаваться импульсы переходов триггеров 9, 10 соответственно из состояний О в 1 и 1 в 0.В рассмотренных случаях в режимго (обратного) счета с делителя 2 мступать импульс ох пли бх только25 30 35 40 45 50 55 60 65 схему связи регистра и делителя 3 или 4 при условии, что на первый триггер 9 делителя 2 поступает один импульс бх. Вместе с тем, если в режиме прямого (обратного) счета после поступления импульса бх с делителя 2 был выдан импульс бхт или бх- ца некото. рую схему связи регистра и делителя 3 или 4, то с приходом следующего импульса бх и переключением делителя 2 в режим обратного (прямого) счета с него будет выдан импульс на ту же схему связи регистра и делителя 3 или 4, причем,сам делитель 2 вернется в исходное состояние.Из этого следует, что если первый импульс (бх или бх), поступивший на некоторую схему связи регистра и делителя 3 или 4, будет сопоставлен с приратцецием положительного (отрицательного) знака, а второй соответственно отрицательного (положительного), то работа делителя 2 и схем связи регистра и делителя 3 и 4 будет полностью реверсивной.Если за исходное состояние делителя 2 принять состояние, при котором все его триггеры 9 - 11 находятся в состоянии, отображаемом кодом 000, то при поступлении ца первый триггер 9 импульса бх со схем связи регистра и делителя 3 и 4 не будет выдано ни одного импульса лишь в том случае, когда делитель 2, находится в режиме обратного счета, поскольку ни один триггер делителя не будет переходить из состояния 1 в О. Аналогично, если делитель 2 находится в состоянии 111, то с приходом импульса бх и нахождении делителя 2 в режиме прямого счета на схемы связи регистра и делителя 3 и 4 также не будет выдано ни одного импульса.Для того, чтобы обеспечить выдачу импульсов ца схемы регистра и делителя 3 и 4 при поступлении импульса ца любой вход схемы связи 17 (на ее выходе обязательно появляется импульс Лх, если поступает импульс на какоц-либо из ее входов) независимо от состояния делителя 2, в нем предусмотрена схема связи 19. Эта схема фиксирует состояние всех триггеров 9 - 11 и, находясь в состоянии 000 прц поступлении импульса по входу Лх, предотвращает (посредством входной схемы связи 21) передачу импульса Лх в виде импульса бх на вход первого триггера 9. При этом входной схемой связи 21 выдается импульс бх ца второй триггер 10 (независимо ст общего числа триггеров, имеющихся в счетчике) и первую схему связи регистра и челителя 3, После этого делитель 2 переходит в состояние 110, которое сопоставляется с записью в делителе 2,значения независимой переменной (приращения которой поступают на делитель 2 через схему связи 7), равного - 1.Если делитель 2 находится в состоянии111 и поступает импульс по входу Лх+, то также предотвращается переход первого триггера 9 из состоянияв О и импульс бт(посредством входной схемы связи 21) по. дается на второй триггер 10 делителя 2 и первую схему связи регистра и делителя 3. Установившееся состояние делителя 2 - 001 сопоставляется со значением независимой переменной, равным +1.Если сопоставить состояние О последнего триггера 11 делителя 2, це связанного со схемами связи регистра и делителя 3 и 4, со знаком плюс, а состояние 1 - со знаком минус, то очевидно, что при описанном алгоритме работы в делителе 2 будет обеспечиваться фиксация полных значений,независимой переменной (приращения которой в виде импульсов поступают на вход делителя 2) в системе, в которой отрицательные числа будут отобракаться обратными кодами,В аналогичном положении находится и регистр 1, в котором отрицательные числа также будут представляться обратными кодами.Знаковый триггер 8 регистра 1 соединен в интеграторе со схемами связи регистра и делителя 3 и 4 таким образом, что если триггер 8 находится в состоянии О, то импульсы, поступающие с делителя 2 на схемы связи регистра и делителя 3 и 4, будут проходить на вход выходной вентильной схемы 5 только через те схемы, которые связаны с триггерами 6 - 8 регистра 1, находящимися в данный момент в состоянии 1. Если же триггер 8 находится в состоянии 1, то и импульсы, поступающие с делителя 2, будут проходить через схемы связи регистра ц делителя 3 и 4, которые соответствуют триггерам регистра 1, т аходящимся в состоянии О,На выходную вентильцую схему 5 со схемы связи 17 делителя 2 поступает сигнал 5 дЛх, значение которого соответствует тому входу этой схехтьт Лх+ илц Лх - , на который поступил очередной и.;тпульс; с триггера 8 регистра 1 - сигнал 5 дЛ 9, соответствующий знаку числа записанного в регистре 1; со схем связи регистра и делителя 3 и 4 поступают импульсы, которые в зависимости от очевидной комбинации значений сигналов 5 дЛ 9 и 5 дЛх направляются по входу Лг или Лг- выходной вецтцльцой схемы 5.Предмет изобретенияЦифровой интегратор, содержащий регистр и делитель, выполненные на триггерах и схемах связи и соединенные через выходную вентильную схему и схемы связи регистра и делителя, отлццатои(ийся тем, что, с целью повышения точности цри опсрированци с числами обоих знаков, в цсм выход триггера знака регистра соединен с одними из входов схем связи регистра и делителя, вторые и третьи входы которых подключены соответственно к выходам триггеров регистра и выходам схем связи триггеров делителя, причем выход входной схемы связи делителя соединен с входами317079 триггеров делителя и третьим входом одной из схем связи регистра и делителя, выходы Составитель Г. Сорокинактор М. Аникеева Тсхред Т. Т. Ускова Корректор И, М. Шматова аказ 309512 Изд. М ЦНИИПИ Когиптста но делаз 1 изо Москва, Ж08 Тнракк 473 Подписное етений и открытий прп Совете Мшпстров СССР 35, Раушская наб., д. 4,5 нпографня, пр. Сапунова 11 схем связи регистра и делителя присоединенык входу выходной вентильной схемы.