Цифровой дифференциальный анализатор

Союз Советских Социалистицеских Республик(22) Заявлено 25.04,72 (21) 1781583 18-24с присоединением заявки %в 51) УЧК С 06 осударствеииый иомит Совета Миииотров ССС оо делам изобретенийи открытийОпубликовано 02.74, Бюллетень М 6 ия описания 04.10.74. ата опублико 2) Авторы изобретен ашов и Ш. Д. Дау енинградский орден им, В.(54) ЦИФРОВОЙ ДИФФЕРЕНЦИАЛЬНЪЙ АИАЛИЗАТ ЦДА используют зана ферритовых серВ последнепоминающие удеч ника х.Для хранения перепЦДА, в которых примеодин регистр со специными элементами.Известно ЦДА послдержащее запоминаюдля хранения содержи е времястройств олнения используются яют два регистра илп яьными трехстабильовательного типа, сое устройство (ЗУ) о У и Р регистров 1Предлагаемое изобретение относится к области цифровой вычислительной техники,Широкое применение цифровых дифференциальных анализаторов (ЦДА) в области уп.равления и в различных областях науки и техники послужило толчком к созданию ЦДА, оптимально удовлетворяющих требованиям по быстродействию, точности, затратам оборудования, высокой надежности и однородности структуры.Разработаны ЦДА на элементах высокогобыстродействия, ЦДА с параллельной структурой и ЦДА с точными формулами численного интегрирования.Известны ЦДА, в которых в качестве запоминающих устройств применяют электромагнитные ливии задержки, магцито-стрпкциоцные линии задержки, ультразвуковые линии задержки и барабаны с магнитным покрытием. енина электротехцическиц институУльянова (Ленина) всех интеграторов, ЗУ переполнения РК 2, два регистра сдвига, устройство управления, устройство ввода п вывода, коммутационную панель, которая имеет вид наборных полей с гнездами, и блок интегрирования, который включает в себя следующие узлы: счетчик для подсчета импульсов приращений, поступающих на вход интегратора, сумматор для сложения суммы приращении с содер.кимым У регистра, сумматор для сложения содержимого У регистра с содержимым регистра, умно- житель, который используется для управления процессом суммирования У и Р, дискриминатор, который используется для определения значения п знаки переполнения, и сему фикса цпп прир ащец ия АХ.Соединение интеграторов между собой осуществляется коммутаппонцой панелью, которая имеет впд паборпыполей с гпездампсоедшенпс производится шнурами).Соединив интеграторы в соответствии с по. ставленной задачей, определяют сигналы набора адресов 4 ЛХ п,1 ЛУ, определяющих ввод переполнений очередпыинтеграторов в регистраранения РЛ 2, а также выборку на входы интеграторов приращений ЛХ и ЛУ из этих же регистров,Исходные данные разныинтеграторов записываются в ЗУ через устройство ввода. Затем блок интегрирования обслуживает всеЗз о 45 3интеграторы по очоредп один за другим, Содержимое У и Л регистров всех интеграторов поступает поочередно из ЗУ в блок интегрирования, в котором производятся необходимые действия, и результаты снова записываются в тех же ячейках.Сочетание параллельного принципа в ЗУ и последовательного принципа в блоке интегрирования п 1 риводит к необходимости,преобразования кодов в двух сдвиговых регистрах.Устройство вывода обеспечивает вывод результатов на печатающий механизм или построение графиков на бумажной ленте.Устройство управления определяет длительность одной итерации, соблюдает очередность выдачи информации из наборного поля, осуществляет распределение времени по интеграторам в пределах итераций и производит управление вводом и выводом. Недостатком является большое количество разнородного оборудования и сложная структура ЗУ переполнения.Целью предлагаемого изобретения является значительное сокращение оборудования, повышение надежности системы и достижение однородности структуры.Указанная цель достигается введением в ЦДЛ многофункционального запоминающего устройства (МФЗУ), совмещающего функции хранения и переработки информации. Осно. вываются такие структуры па выполнении логических и арифметических операций в ЗУ.На чертеже изображена блок-схема предл а га е мого ЦДЛ.Ьлок-схема содержит коммутацпо 1 шую па. нель 1, которая имеет вид наборных полей с гнездами, устройство ввода 2, устройство вывода 3, устройство управления 4 и МФЗУ 5. Схема работает следующим образом,Соединение интеграторов между собой осуществляется шнурами.Соединив интеграторы в соответствии с поставленной задачей, определяют сигналы набора адресов ЛЛХ и АЛУ, которые поступают на один из адресных входов а МФЗУ. На другой адресный вход б МФЗУ поступают сигналы номера интеграторов, которые по времени совпадают с выполнением действий в инте. граторах от устройства управления. 5 о 15 20 25 зо 4Исходные данцые разных интеграторов записываются в МФЗУ через устройство ввода. Затем МФЗУ начинает работать в режиме интегрирования (каждая числовая линейка этого МФЗУ является интегратором). Фактически эту линейку можно рассматривать как два счетчика: У.счетчик и Я-счетчик, поэтому в режиме интегрирования различаются две стадии,В первой стадии ЗУ работает как У-счетчик для расчета величины текущего значения УфУф + Х; Л У; , Во второй стадии ЗУ рабоботает как Р-счетчик для суммирования содержимого У-счетчика к содержимому Л-счетчика для получения величины й"Рф = Я+ ЛХ Уф 1,Значение ЬЛ определяется переполнением последнего разряда Я - счетчика, знак ЛЛ определяежя в последних двух циклах второй стадии.Устройство вывода обеспечивает вывод результатов на печатающий механизм или по. строение графиков на бумажной ленте.Устройство управления определяет дли. тельность одной итерации, производит комбинации управляющих сигналов МФЗУ, соблюдает очередность выдачи информации из наборного поля и производит управление вводом и выводом. Предмет изобретен и я Цифровой дифференциальный анализатор, содержащий устройство управления, два выхода которого подключены к устройствам ввода и вывода, и коммутационную панель, выходами соединенную с устройством ввода, устройством управления и устройством вывода, отличающийся тем, что, с целью сокращения количества оборудования и повышения надежности, он содержит многофункциональное запоминающее устройство, входы которого подключены соответственно к устройству ввода, к коммутационной панели и к устройству управления, один выход многофункционального запоминающего устройства соединен с устройством вывода, с другого выхода на его вход заведена обратная связь,Составитель В. Баранова Техред А, Камышникова Редактор Е. Семанова Корректор Н, Учакина Загорская типография Заказ Лое 3121 Изд. ЛЪ 1279 Тираж 624 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д. 4/5