Устройство для вычисления модуля комплексного числа

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 191 01) 451)5 С 06 Г 7/5 ПИСАНИЕ ЕТЕНИ Н ТОРСН 0 М,ЕТЕЛЬСТВУ но в цифро специализи устройства 2 овски работки си(57) Изобретениетельной технике ЫЧИСЛЕНИЯ МОДУЛ тносится к вычисли может быть примене ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ ГКНТ СССР,(56) Авторское свидУ 877531, кл. С 06Авторское свидетВ 1001085, кл. С 06 2ых вычислительных машинах ванных вычислительных устройствах цифровой обалов и вычислительных сре дах, построенных на больших интегральных схемах. Цель изобретения - повышение точности вычисления модуля комплексного числа. Устройство для вычисления модуля комплексного числа содержит коммутатор 1, блок 2 анализа величины исходного числа, блок 3 вычис"ления первой производной функции, бл4 вычисления начального значения фуции, сумматор 5 с соответствующимисвязями, 2 ил.), о) о "ДХ о НХо 7 о) З еее е () Зу ( и где Г(Хо)У ) - начальное значениефункции;зк(х, к,),. ЗГ(х,.й)д о),(Х Х ) ф, ()3 Хо Зуо 30 первая производнаяфункции,Устройство работает следующим образом,35Коды действительной и мнимой составляющих исходного комплексного числа поступают одновременно на информационные входы коммутатора 1, блока 2анализа величины исходного числа и 4 Облока 3 вычисления первой производнойфункции 3, При этом на выходе блока.анализа величины исходного числа 2формируется сигнал управления коммутатором 1, блоком 3 вычисления первой производной функции и блоком 4вычисление начального значения .функции причем уровень сигнала зависит)от величины обеих составляющих исходного комплексного числа.Если обе составляющие исходногокомплексного числа меньше определенного порогового значения Е) то черезкоммутатор 1 на вход блока 4 вычисления начального значения функции поступают полные значения обеих состав 55ляющих исходного комплексного числа,В блоке 4 вычисления начального значения функции проводится обработка входИзобретение относится к вычислительНой технике и может быть применено вЦифровых вычислительных машинах, специализированных вычислительных устройствах, устройствах цифровой обработкисигналов и вычислительных средах,построенных на больших интегральныхсхемах.Цель изобретения - повьппение точности вычислений.:На фиг.1 представлена структурнаясхема устройства; на фиг,2 - примерКонкретного исполнения,Устройство содержит коммутатор 1) 15блок 2 анализа величины исходного числа) блок 3 вычисления первой производйой функции, блок 4 вычисления начального значения функции и сумматор 5,В основу работы устройства положено разложение функции в ряд Тейлора(2) где Х)У - полные значения составляюгде Хо,У - округленные до величин ДХи дУ. значения составляющихисходного комплексногочисла.В блоке 3 вычисления первой производной функции проводится при этом обработка входных данных в соответствии с выражением ХоЛХ хоЛК е ее +еГх,+т, Гх,+т,(4) Полученные величины начального значения функции и первой производной функции поступают на входы операндов сумматора 5) с выхода которого снимается конечный результат вычисления модуля комплексного числа, полученный в соответствии с выражением) х, +х,Величина пОрогового значения 2 составляющих исходного комплексного числа для блока 2 анализа величины исходного чис,па определяется исходя из разрядности входов и выхода блока 4 щих исходного комплексного числа.В связи с тем, что вычисление проводится с полными значениями составляющих исходного комплексного числа по оптимальному для цифровой техники алгоритму, то первая производная функция не вычисляется и имеет нулевое значение.Если хотя бы одна из составляющих исходного комплексного числа больше определенного порогового значения Е) то через коммутатор 1 на вход блока 4 вычисления начального значения функции поступают округленные до величины ЛХ) дУ соответственно значения составляющих исходного комплексного числа. В блоке 4 вычисления начального значения функции проводится обра-" ботка входных данных в соответствии с выражениемА 1 х х (3)158927 вычисления начального значения функции таким образом, чтобы входные данные не превышали разрядности входов блока 4 вычисления начального эна 5 чения Функции, а результат полученный при вычислении в соответствии с выражением (2) или (3), не выходил эа пределы разрядности выхода блока.Величина округления ЛХ ( йУ) действительной (мнимой) составляющих исходного комплексного числа определяется исходя из разрядности входа блока 3 вычисления первой производной функции таким образом, чтобы совокупность используемых разрядов данных Х , У , Д Х, ЛУ не выходила заоф определы разрядности входов блока 3 вычисления первой производной функции,Рассмотрим функционирование устрой ства на примере обработки восьмиразрядных комплексных чисел (фиг.2).Восьмиразрядные (Ор) коды действительной и мнимой составляющих исходного комплексного числа с входов 25 устройства поступают одновременно на входы коммутатора 1, выполненного на основе мультиплексоров "иэ 2 в 1", блока 2 анализа величины исходного числа, выполненного на основе ППЗУ с 30 организацией 1024 х 1, и блока 3 вычисления .первой производной функции 3, выполненного на основе ППЗУ с организацией 1024 х 4, причем на блок 2 анализа величины исходного числа посту пают старшие (5-7 р) разряды обеих составляющих исходного числа, а на блок 3 вычисления первой производной функции поступают 1-й и 2-й разряды обеих составляющих исходного комплексно го числа, соответствующие величине округления Д Х ( д У), а также старшие (5-7 р) разряды обеих составляющих исходного комплексного числа, соответствующие округленному значению Х (У ). Число используемых разрядов составляющих исходного комплексного числа определено разрядностью входов блока 3 вычисления первой производной функции. 50В блоке 2 анализа величины исходного числа проводится сравнение обеих составляющих исходного комплексного числа с пороговым значением Е, равным для данного случая 32 , и вырабаты, вается сигнал управления коммутатором 1, блоком 3 вычисления первой производной функции и блоком 4 вычисления начального значения функции, при 2 бчем если обе составляющие исходного числа меньше порогового значения Е, то сигнал управления имеет низкий уровень, если хотя бы одна из составляю-. щих равна или больше порогового значения, - высокий уровень. Одновременно в блоке 3 вычисления первой производной функции проводится вычисление в соответствии с выражением (4).Величина порогового значения определена разрядностью информационных входов блока 4 вычисления начального значения Функции.Если сигнал управления имеет низкий уровень, то через коммутатор 1, на . вход блока 4 вычисления начального значения функции поступают полные значения составляющих исходного комп - . лексного числа, занимающие в данном случае 0-4 р, В противном случае на вход блока 4 вычисления начального значения функции поступают старшие (3-7 р) разряды обеих составляющих исходного комплексного числа, т.е, их округленные значения.В блоке 4 вычисления начального значения функции, выполненном на основе ППЗУ с организацией 2048 х 8, происходит вычисление в соответствии с 1 выражением (3), если управляющий сигнал имеет низкий уровень, или (4), если высокий, Одновременно в блоке производится ограничение результата вычисления до величины 255 свя 6 1 занное с разрядностью выхода блока.Разрядность информационных входов блока 4 вычисления начального значения функции (Ор) определяет величину порогового значения Е для блока 2 анализа величины исходного числа таким образом, чтобы на каждую из составляющих приходилось по 5 разрядов (Ор или 3-7 р), что соответствует величине порогового значения Е=32, При этом старший разряд входа блока 4 вычисления начального значения функции является входом управления ранного блока. Полученные результаты начального значения функции (8 разрядов) и первой производной функции (4 разряда) поступают на входы восьмираэрядного двоичного сумматора 5, с выхода которого снимается конечный результат вычислений в девятиразрядном коде (8 разрядов выхода сумматора и 1 разряд переполнения сумматора),