Устройство для вычисления суммы квадратов трех величин

1580356 Составитель Г.БарановГербер Техред Л,сердюкова Корректор 4.0 бручар Редакт ВФЕ М оизводственно-издательский комбинат "Патент". г.ужгород, ул. Гагарина,10 Заказ 2012 Тираж 565 ВНИИПИ Государственного комитет 113035, Москва, Подписное по изобретениям и открытиям при ГКНТ ССС Ж, Раушская наб., д. 4/53 . 1 5803564 50, элемент ИЛИ 51, элемент НЕ 52, триггер 53, тактовый вход 54, управляющий вход 55, прямой 56 и инверсный 57 выходы.Устройство работает следующим образом.В исходном состоянии коммутатором 42 блока 33 управления подключают выход генератора 39 одиночных импульсов к информационному входу триггера 40. Генератор 37 импульсов блока 33 управления формирует последовательность тактовых импульсов, из которых и-разрядный распределитель 38 импульсов формирует и последовательностей импульсов длительностью 1 /Г,периодом Т = и/Г и сдвинутых друг относительно друга на время 1 = 1/Г где Т - частота тактовых импульсов генератора 37 импульсов, и - количество разрядов регистров 1 - 3 сдвига. Коммутатором 41 подают сигнал логической единицы с выхода элемента НЕ 43 на управляющий вход генератора 39 одиночных импульсов, на выходе которого выделяется одиночный импульс из последовательности и-го разряда распределителя 38 импульсов. Выходной импульс генератора 39 одиночных импульсов через, коммутатор 42 посту- пает на информационный вход триггера 40, устанавливая его в единичное состояние. Сигнал логической единицы прямого выхода триггера 40 поступает на управляющие входы регистров 1 и 2 ,сдвига, которые под действием тактовых импульсов, поступающих с выхода 44 блока 33 управления, устанавливаются в нулевое состояние, так как иаих установочных входах действует сигнал логического нуля.В регистр 3 сдвига под действием тактовых импульсов генератора 37 импульсов и единичного сигнала прямого выхода триггера 40 блока 33 управле 45 ния записывается единица младшего .разряда, так как на установочном вхо" де регистра 3 сдвига действует последовательность импульсов первого разряда распределителя 38 импульсов бло 50 ка 33 управления.Триггер 8 устанавливается в нулевое состояние нулевым сигналом,сдвигаемым с выхода регистра 2 сдвига на55 инверсный вход сброса триггера 8. : Триггер 9 находится в нулевом состоянии, в которое он устанавливается в предыдущем цикле работы устройства. В исходном состоянии при нулевомсигнале на управляющем входе коммутатор 7 подключает свой выход к выходу элемента ИЛИ 18. На выходахформирователей 27" 29 импульсов висходном режиме действуют нулевыесигналы.Элемент И 12 блокируется нулевымсигналом прямого выхода тактователя31 импульсов. Элементы И 14 и 15 висходном режиме блокируются нулевымсигналом прямого выхода триггера 9.Блокировку элемента И 13 осуществляет нулевой сигнал прямого выходатактователя 32 импульсов.Режим вычислений устанавливаетсякоммутатором 42 блока .33 управленияпутем подключения выхода генератора39 одиночных импульсов к управляющим входам формирователей 27 - 29импульсов и к информационному входутриггера 9. Вычисления в устройственачинаются после запуска с помощьюкоммутатора 41 генератора 39 одиночных импульсов, выходной импульс кото.рого запускает формирователи 2729 импульсов и устанавливает триггер9 в единичное состояние,На выходах формирователей 27 - 29импульсов после запуска формируютсяимпульсы, длительность которых пропорциональна сигналам (аналоговымили цифровым), поступающим по входам34 - 36 аргумента устройства,Если длительность выходных импульсов формирователей 27 - 29 импульсовразлична, то наибольший по длительности импульс выделяется на выходеэлемента ИЛИ 17, импульс наименьшейдлительности - на выходе элементаИ 11, а средний по длительности импульс выделяется элементом И-ИЛИ 21. Под действием наименьшего импульса на выходе элемента И 11 тактователь 30 импульсов формирует из последовательности импульсов и-го разряда распределителя 38 импульсов блока 33 управления, задержанных элементом 26 задержки на длительность тактового импульса, строб пачки импульсов, количество которых пропорционально наименьшей величине, действующей на одном из входов 34 - 36 аргумента устройства. Сигнал строба на прямом выходе тактователя 30 импульсов переключает коммутатор 7 в состояние, в котором его выходПод действием наибольшего импульса выхода элемента ИЛИ 17 тактователь 3 импульсов формирует строб пачки импульсов, количество которьх пропорционально наибольшей величине. Сигнал строба прямого выхода тактователя 3 импульсов открывает элемент И 12, который подключает вход сумматора 4 к выходу сумматора 5.Элемент И-ИЛИ 21 выделяет иэ выходных сигналов формирователей 27 29 импульс, длительность которого больше наименьшего, но меньше наи- большего импульса. До тех пор,пока на выходах 27 - 29 формирователей импульсов действуют одновременно не менее двух импульсов, на выходе элемента И-ИЛИ формируется единичный сигнал . Тактователь 32 импульсов,управляемый выходным сигналом элемента И-ИЛИ 21, формирует строб пачки импульсов, количество которых пропорционально средней величине, действующей на одном из входов 34-36 аргумента устройства.Обозначаются величины, действующие на входах 34 - 36 аргумента соответственно через Х, Х и Х. Допускается, что О ( Х (Х (Е, В этом случае алгоритм формирования суммы квадратов трех величин описывается соотно- шением Х + Х + Е = 3 2=0 где= О,. 1,2, 3 - натуральныйряд чисел,Устройство реализует этот алгоритм следующим образом,После запуска устройства единичный сигнал прямого выхода триггера9 открывает элемент И 15, через который начинает поступать последовательность импульсов и-го разрядараспределителя 38 импульсов блока 33управления, задержанная элементом26 задержки на длительность тактового импульса генератора 37 импульсов.Первый импульс последовательностидействующий на выходе элемента И 15,устанавливает в единичное состояниетриггер 8, на инверсном выходе кото 5соединяется с выходом элемента 24задержки на такт. 4 2( 21 +1 ) + , ( 21+1 ), (1 ) .х 1580356 6рого формируется нулевой сигнал,блокирующий элемент И 10.Единичный сигнал прямого выходатриггера 8, спустя время задержки элемента 25 задержки на длительность тактового импульса генератора 37 импульсов, поступает через элемент ИЛИ 19на вход элемента И 10, Под действиемтактовых импульсов генератора 37 импульсов блока 33 управления с выходарегистра 2 сдвига в первом тактесдвигаетсямладший разряд начальногонулевого кода, сигнал которого. поступает на инверсный вход сброса триггера 8 и устанавливает его в нулевоесостояние. На инверсном выходе триггера 8 формируется единичный сигнал,который снимает блокировку элемента20 И 10. Благодаря задержке элементом25 задержки на .длительность тактового импульса сигнала прямого выходатриггера 8 на выходе элемента И 10формируется импульсный сигнал, кото 25 рый в первом такте под действием тактовых импульсов записывается в регистр 2 сдвига в качестве младшегоразряда двоичного кода,В течение первого такта импульс3 О первого разряда распределителя 38импульсов блока 33 управления поступает через элемент ИЛИ 1 8 и элементИ 13, открытый сигналом строба прямого выхода тактователя 32 импульсов,на вход сумматора 5, с. выхода которого этот импульс через элемент И 12и сумматор 4 под действием тактовыхимпульсов записывается в первый разряд регистра 1 сдвига.,40 В следующем такте выходной импульсэлемента ИЛИ 18 действует на выходеэлемента 24 задержки на такт и черезкоммутатор 7, сумматор 5, элементИ 12 и сумматор 4 записывается под45 действием тактовых имгульсон во во -рой разряд регистрадв: "а, Та.:имобразом, после перв"г - пг: вичислений в ечение п тактов в регистрах1 и 2 сдвига сформировались соответ 50 ственно двоичные коды квадратичной.й.функции ЗХ, = 3 и аргумента Х= 1.Выходной импульс элемента ИЛИ 8на первом шаге вычислений поступаеттакже через элемент 24 задержки и55 коммутатор 7 на первый вход элементаИСКЛЮЧАЮЩЕЕ ИЛИ 22, на втором входекоторого действует единичный сигналпрямого выхода тактоватепя 32 импульсов. Поэтому в течение и тактов на,1580356первом шаге вычислений на выходе делителя. 38 импульсов блока 33 управэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ 22 сформиру- ления поступает на первый вход элеется обратный код 11101, который мента ИЛИ 1 8 одновременно с поступчерез элемент И 4 поступает на вход лением на его второй вход с выходасумматора 6. Элемент И 14 открыт еди- элемента 23 задержки двоичного кода5ничным сигналом прямого выхода такто- величины 2 Х, . На выходе элементавателя 32 импульсов, действующим че- ИЛИ8 формируется последовательныйрез элемент ИЛИ 20. С выхода регист- код величины 2 Х;, +1, который постура 3 сдвига под действием тактовых 0 пает через элемент И 13 на вход сумимпульсов генератора 37 импульсов на матора 5. На выходе элемента 24 запервом шаге вычислений сдвигается, держки на такт формируется двоичныйначиная с младшего разряда, началь- код величины 2(2 Х+1), который ченый двоичный код 000001 . В резуль- рез коммутатор 7 поступает, начинаятате суммирования последовательных 5 с младших Разрядов, на сумматор 5.1 Ф На выходе сумматора 5 формируетсякодов, поступающих на входы сумматопоследовательный двоичный код велира 6, на его выходе суммы формируетсячины 32 Х +1 , который черездополнительный код двойки 111110,элемент И 1 2 поступает, начиная скоторый под действием тактовых иммладших разрядов, на вход сумматопульсов записывается в регистр 3 сдви ра 4. На выходе сумматора 4 согласнога. Таким образом, после первого шагасоотношению (2) формируется последовычислений в регистре 3 сдвига сфорвательный двоичный код значения ЗХ .мировался дополнительныи код отрица"1квадратичной функции на -м шаге вытельной величины квадратичной функ 2 = - 2 25 числения, который под действием такции - 2 Х, = - 2,товых импульсов записывается в реНа втором и последующих шагах вы"гистр 1 сдвига.числений до окончания, действия наиДвоичный код величины 2(2 Х . +1),меньшего импульса на одном из выходействуюший на выходе коммутаторадов формирователей 27-29 импульсовх 1 и 3 двига 30 7 во вРемя -го шага вычислений,преустройство в регистрах 1 и 3 сдвигаобразуется в обратный код элементомформирует двоичные коды квадратичныхИСКЛЮЧАЮЩЕЕ ИЛИ 22, на одном из вхофункцийдов которого действует единичныйЗХ; = ЗХ;, + 3(2 Х;, + 1 ) (2) сигнал прямого выхода тактователяи 32 импульсов, Обратный код величины-2 Х, = -2 Х , -2(2 Х +1 ) (Я 2( 2 Х;, +1 ) поступает, начиная с младшего разряда, через элемент И 14 насоответственно, где Хи Х - зна" вход сумматора 6, на другие входычения аргумента на - и 1-1-х шагах которого подаются последовательныйвычислений соответственно.40 двоичный код отрицательной величиныНапример, на -и шаге вычислений -2 Х; сдвигаемый под действием такпод действием тактовых импульсов,фор- товых импульсов с выхода регистрамируемых генератором 37 импульсов . 3 сдвига, и единица младшего разряблока 33 управления; на первый вход да, действующая по цепи переносасумматора 4 сдвигается последователь сумматора 6 в результате образованияный двоичный код величины ЗХ;сфоР- переноса из п-го разряда в предьщумированиый на предыдущем шаге вычис- щем шаге вычислений. На выходе сумлений в регистресдвига, а с выхо- мы сумматора 6 формируется согласнода регистра 2 сдвигается последова- выражению,(3) последовательный обрат 2тельный двоичный код аргумента Х 1, ный код отрицательной величины -2 Х50 1который зацерживается элементом 23 который под действием тактовых имзадержки на такт. Так как двоичный пульсов сдвигается в регистр 3 сдвикод сдвигается из регистра 2 сдвига га. Так как в .и-х разрядах двоичначиная с младших Разрядов, то на ных кодов отрицательных величин,сумвыходе элемента 23 задержки Формиру мируемых сумматором 6, содержатсяи55ется последовательный двоичныи код единицы, то на выходе переноса суммавеличины 2 Х; в младшем разряде тора 6 формируется сигнал переноса,которого всегда содержится нулевой поступающий в следующем шаге вычискод. Импульс первого Разряда Распрелений по цепи переноса на вход сумма(5) 9 158тора 6 в качестве единицы младшегоразряда, Это позволяет преобразоватьобратный код результата, сформированный сумматором 6 на предыдущем шагевычислений, в дополнительный кодза счет прибавления единицы младшего разряда, поступающей по цепи переноса в следующем шаге вычислений,На каждом шаге вычислений в регистре 2 сдвига двоичный код Х,увеличивается на единицу.Действительно, установка триггера 8 в единичное состояние импульсом последовательности выхода элемента И 15 обеспечивает разрыв цепициркуляции кодов с выхода регистра 2сдвига на его информационный вход,так как элемент И 1 О закрыт нулевымсигналом инверсного выхода триггера 8,До возврата триггера 8 в нулевоесостояние в младшие разряды двоичного кода регистра 2 сдвига записываются нулевые сигналы, Триггер 8 вернет в нулевое состояние первый,начиная с младшего разряда, нулевойсигнал двоичного кода, который сдвигается под действием тактовых импульсов с выхода регистра 2 сдвига. Переход триггера 8 из единичного состоя- .ния в нулевое приведет к формированию на выходе, элемента И 10 импульсного сигнала благодаря задержке элементом 25 задержки на длительностьтактового импульса единичного сигнала прямого выхода триггера 8 его предыдущего состояния, Оледовательно,вместо первого, начиная с младшегоразряда, нулевого разряда двоичногокода, сдвигаемого под действием тактовых импульсов с выхода регистра2 сдвига, на его .информационный входпоступает импульс, сформированныйна выходе элемента И 1 О. Остальные,разряды двоичного кода, сдвигаемогос выхода регистра 2 сдвига, переписываются без изменения через элементы ИЛИ 19 и И 10 в регистр 2 сдвига, Таким образом, двоичный код врегистре 2 сдвига на каждом шаге вычислений за время и тактов увеличивается на единицу и соответствуетколичеству импульсов, действующихна выходе элемента И 15, с моментазапуска устройства.Устройство работает аналогичнымобразом до окончания действия наименьшего импульса на одном из выхо 035610,дов формирователей 27 - 29 импульсов.После окончания строба наименьшегоимпульса на прямом выходе тактователя 30 импульсов коммутатор 7 подключает свой выход к выходу элементаИЛИ 18.На интервале времени от моментаокончания наименьшего до моментаокончания среднего импульса на выходах формирователей 27-29 импульсовв регистрах 1 и 3 сдвига формируются двоичные коды согласно выражениямХ +2 Х =(Х +2 Х.)+г15 1соответственно, где Х - наименьшаявеличина аргумента; Х - средняя величина аргумента. К моменту окончаниянаименьшего импульса на 1-и шаге вычислений в регистрах 1 и 3 формируются согласно соотношениям (2) и (3)г. гдвоичные коды величин ЗХ = Х +.1 130 ственно,. а в регистре 2 сдвига -двоичный код наименвшей величины Х =Х , который с помощью элемента 23задержки удваивается, На выходеэлемента ИЛИ 1 8 формируется двоичный код величины 2 Х .+1, так как в1младший разряд записывается импульспервого разряда распределителя 38импульсов блока 33 управления, Последовательный двоичный код величины2 Х +1 с выхода элемента ИЛИ 18 посту 1пает через коммутатор 7 и элементЙ 13 соответственно на первый и второй входы сумматора 5, на выходе которого формируется двоичный код величины 2 (2 Х + ). На первый и вто 3рой входы сумматора 4 поступаютгдвоичный код величины Х + 2 Хсдвигаемый под действием тактовых импуль сов с выхода регистра 1 сдвига, идвоичный код величины 2 (2 Х.+1),дей.1ствующий на выходе сумматора 5 и поступающий через элемент И 12. Результат суммирования, соответствующийвыраж (4), аиываеся под действием тактовых Импульсов в регистр1 сдвига.Последовательный двоичный код величины 2 Х +1, действующий на выходе11 158 элемента ИЛИ 18, поступает также че-рез коммутатор 7 на вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 22, который преобразует его в обратный код, так как на его другом входе действует единичный сигнал строба средней величины,формируемый тактователем 32 импульсов. Обратный код отрицательной величины -(2 У + 1 ) поступает через элемент И 1:4 на вход сумматора 6, на другие входы которого поступают обратныйг код отрицательной величины -(Х + У )1 сдвигаемый под действием тактовых импульсов с выхода регистра 3 сдвига, и по цепи переноса: перенос из и-го разряда, сформированный на предыдущем шаге вычислений.В результате суммирования на выходе суммы сумматора 6 формируется согласно выражению (5) обратныйг код отрицательной величины -(Х + + У 1 ), который под действием тактовых импульсов записывается в регистр 3 сдвига, а на выход переноса сумматора 6 формируется перенос из п-го разряда, поступающий по цепи переноса на вход сумматора б.В зто время, как ранее было описано, двоичный код в регистре 2 сдвига при каждом шаге вычислений увеличивается на единицу младшего разряда.На всех последующих шагах вычисления выполняются аналогично до момента окончания на К-м шаге средне-го импульса величины У, К этому мо-менту времени в регистре 1 сдвига сформировался согласно выражениюг (4) двоичный код величины Х + 2 У 1, = = Х + У + Е , в регистре 2 сдви, гга - двоичныи код средней величины У = Е 1 а в регистре 3 сдвига - обратный код отрицательной величины- -(Х + У ). После окончания строба среднего импульса величины У на прямом выходе тактователя 32 импульсов формируется нулевой сигнал, который совместно с нулевым сигналом инверсного выхода тактователя 31 импульсов формирует на выходе элемента ИЛИ 20 .нулевой сигнал, блокирующий элемент И 14. В следующем шаге вычисленийперенос из и-го разряда, сформированный на предыдущем шаге вычислений, поступает но цепи переноса на вход сумматора б, на другой вход которого под действием тактовых импульсов сдвигается с выхода регистра 3 сдви 0356 2га обратный код величины -(Х + Уг).В результате суммирования на выходесуммы сумматора 6 формируется дополнительный код величины -(Х +У ),котогрый под действием тактовых импульсовзапоминается динамическим способомпутем циркуляции кода с выхода регистра 3 сдвига на его информационныйвход через сумматор 6После окончания строба среднейвеличины У нулевой сигнал прямоговыхода тактователя 32 импульсов блокирует элемент И 13, а в регистре 1.сдвига формируется двоичный код величины.Х +У +Е =(Х +У +Е)+с 1 1 с )ф (6)где Х, У и Е - соответственно наименьшее, среднее и наибольшее значения аргумента. Действительно, на(К+ )-м шаге двоичный код величины25 Е, сдвигаемый под действием тактовых импульсов из регистра 2 сдвига,удваивается с помощью элемента 23 задержки на такт. На выходе элементаИЛИ 18 формируется двоичный код вели 30 чины 2 Е 1, + 1, который через комму,татор 7, сумматор 5 и элемент И 12поступает на вход сумматора 4, надругой вход которого с выхода регистра 1 сдвига поступает двоичный код35величины Х + У + Е,. Результатсуммирования, соответствующий выражению (6), записывается под действием тактовых импульсов в регистр 1сдвига. Одновременно на (1+1)-м шаге40 вычислений, как описано выше, двоичный код в регистре 2 сдвига уве;личивается на единицу младшего разряда,Вычисления на всех последующих45 шагах выполняются аналогично до момента окончания наибольшего импульса величины Е, После окончания наибольшего импульса на выходе элемента ИЛИ 17 устанавливается нулевойсигнал который формирует на прямомвыходе тактователя 3 импульсов нулевой сигнал, а на инверсном выходе - единичный. Нулевой сигнал прямого выхода тактователя 31 импульсовблокирует элемент И 12. Процесс вычисления суммы квадратов трех величин завершается, а в регистре 1 сдви, га запоминается динамическим способом,- г.двоичныи код величины Х + У + Е3 15 Е 1= Е,. + 2 И + 1. Устройство реализует выражение (7) следующим образом,Двоичный код величины У = 2 сдвигается под действием тактовых импульсов с выхода регистра 2 сдвига, удваивается элементом 23 задержки и увеличивается на единицу на выходе элемента ИЛИ 1 8 таким же образом, как описано выше. На выходе элемента ИЛИ 18 формируется двоич.ный код величины 2 Ж + 1, который поступает через коммутатор 7, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 22 и элемент И 1 4 на вход сумматора 6, на другой вход которого под действием тактовых импульсов с выхода регистра 3 сдвигается дополнительный код величиныНа выходе суммы сумматора 6 в р зультате суммирования формируется согласно выражению (7) новый дополнительный код величины разбаланса Яг+ который под действием тактовых импульсов записывается в регистр 3 сдвига. Следует отметить, что в этом режиме элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 22 пропускает двоичный код величины 2 У +1 без изменения, так как нагего втором входе действует нулевой сигнал прямого выхода тактователя 32 импульсов. Элемент И 14 в этом режиткрывается единичным сигналом инверсного выхода тактователя 31 импульсов, действующим через элемент ИЛИ 20. Двоичный код в регистре 2 сдвига в процессе перезаписи за п еме о который под действием тактовых импульсов циркулирует через сумматор 4 с выхода регистра 1 сдвига на его информационный вход.После окончания строба наибольшей величины на прямом выходе тактователя 31 импульсов в регистре 2 сдвига продолжается процесс формированин двоичного кода величины н = 1 Х + У + 2 . Предполагается, что наибольший импульс величины 2 окончился на г-м шаге вычислений и обозначается Е = -Х -Уг Тогда в регистре 3 сдвига циркулирует под действием тактовых импульсов дополнительный кодвеличины . Алгоритм формирования двоичных кодов в регистре 3 сдвига после окончания наибольшего импульса величины 2 и с учетом введенных обозначений описывается выражением8035614тактов с выхода на информационныйвход регистра 2 сдвига через элементы ИЛИ 19 и И 10 увеличивается накаждом шаге вычислений на единицумладшего разряда, как описано выше. Блокировка элемента И 16 в этомрежиме снимается, так как на инверсном выходе тактователя 3 импульсовдействует единичный сигнал.На всех последующих шагах вычисления выполняются аналогичным образомдо тех пор, пока дополнительный кодразбаланса св регистре 3 сдвигане достигнет положительного или нулевого значения. В этом случае на выходе переноса сумматора б формируетсясигнал переноса из и-го разряда,который открывает элемент И 16. Им) пульс и-го разряда распределителя38 импульсов блока 33 управленияпроходит через элемент И 16 и устанавливает триггер 9 в нулевое состояние. Нулевой сигнал прямого выхода 25 триггера 9 блокирует элементы И 14 и15 в Процесс вычислений в устройствезавершается. В регистре 1 сдвига запоминается динамическим способомдвоичщай код величины Х + У + 2й 2 30 а в егист е 2 сдвига - ИУ 2+ 22В том, что алгоритм (7) позволягет получить величину И(8) У =Х +У 8) в Переносятся в левую част члены и вводится обознач ние с) приме С учетовид Ег= 2 Ч,+ В момешей велиний им больоко я импула г-м ш2 или а н ины 2ся У2 0 е вычисл гда при Е,р -ыражение 1 ) пр,158035 10 первым входом третьего сумматора,второй вход которого подключен к выходу пятого элемента И, третий входкоторого соединен с прямым выходомвторого триггера, информационный входи вход сброса которого подключены соответственно к четвертому выходу блока управления и к выходу седьмогоэлемента И, первый и второй выходыблока управления соединены соответственно с входом синхронизации и управляющим входом третьего регистрасдвига, установочный вход которогоподключен к третьему выходу блока 18буправления, информационный вход третьего регистра сдвига соединен с выходом суммы третьего сумматора, выход переноса которого подключен к первому входу седьмого элемента И, второй вход которого и вход четвер-.того элемента задержки соединены с пятым выходом блока управления, а третий вход . - с инверсным выходом второго тактователя импульсов, выход четвертого элемента задержки соединен с тактовыми входами первого,вто- рого и третьего тактователей импуль сов1