G06F 7/548 — для нахождения тригонометрических функций; для преобразования координат

Номер патента: 978146

Опубликовано: 30.11.1982

Авторы: Евдокимов, Кизим, Литвиненко, Мохор, Плющ

МПК: G06F 7/548

Метки: вычисления, функций

...для л-разрядного представленияаргумента,В знаковые разряды сумматоров 2)и 22 поступают с шифратора 5 по выходу 8 значения "0" или "1", определяющие зчаки для констант А)-А 4,значение "0" определяет знак "+", "1"знак "-". Значения, определяющие знаки для констант, берутся с старшиХразрядов, получающихся в шифраторе5 кодовых комбинаций.Используя знаки, в сумматоре 2происходит сложение -0,0011104 и+0,011110 и +0,010111.Полученный в сумматоре 2) код0,110101 поступает на первый входумножителя 42, двоичный код 0,100010иэ сумматора 22 поступает на первыйвход умножителя 4.В это же время на блок 3 и первыйвход умножителя 4) с умножителя 44поступает число й, равное 0,011111,которое получается путем умноженияв умножителе 4+ постоянного...

Номер патента: 983708

Опубликовано: 23.12.1982

Авторы: Галамай, Дудыкевич, Журавский, Мороз

МПК: G06F 7/548

Метки: функциональный, число-импульсный

...вход в единицу триггера 10 импульсы частоты Го с выхода открытого элемента И 11 поступают одновременно на вход счетика 1 и на вход элемента ИЛИ 13. Эти импульсы поступают на вход регистра 3 и на один из входов блока 8, с выхода которого проходят на вход регистра 2. Регистр 2 и группа 6 с элементом ИЛИ 15 представляют собой первый двоичный умножитель, управляемый кодом регистра 3. На выходе элемента ИЛИ 15 появляются импульсы со средней частотой следования, рав- ной где Г - частота следования импуль 2 сов на входе регистра 2; Йз(Е) = 10 й - код,записанный в регистре 3;98 35 40 ЯЕПй, = 2 ,где е - число разряде 1 всчетчиков 1 и 1 еи регистров 2иИмпульсы на выходах импульсно-потенциальных элементов И возникают лишь тогда, когда на...

Номер патента: 983709

Опубликовано: 23.12.1982

Авторы: Галамай, Дудыкевич, Журавский, Мороз

МПК: G06F 7/548

Метки: вычисления, гиперболических, обратных, тригонометрических, функций

...элементов И, схему 6 сумматор-вычислитель число-импульсных последовательностей и два элемента20 ИЛИ 7 и 8.Устройство работает следующим образом.На вход счетчика 2 поступают импульсы известной частоты 1 . К моменту времени 1 в счетчике 2 формируется число) вх (ф ) = Ео1 1 )30Счетчики 1 и 2 и группа 4 импульсно-потенциальных элементов И с элементом ИЛИ 7 на выходе образуют первый двоичный умножитель, средняя частота следования импульсов которого определяется частотой й, поступающей на вход счетчика 1 и числом Нэ 1 ), записанным в счетчике 2фах) 4 М") 4 1 Мо40 где Н, - коэффициент пересчета счетчиков 1-3Импульсы на входах импульсно-по тенциальных схем И возникают лишь тогда, когда на управляющем входе определенного элемента И...

Номер патента: 989557

Опубликовано: 15.01.1983

Автор: Мороз

МПК: G06F 17/10, G06F 7/548

Метки: функциональный, число-импульсный

...сумматор-вычитатель и два элемента И, вход преобразователя соединен .с первым входомимпульсного сумматора-вычитателя,дополнительно введены два регистра,два сумматова и ключ,"первый и второй входы которого соединены соответственно с входом прео 1 разователя ивыходом импульсного сумматора-вычитателя, выходы с первого по четвертый ключа соединены соответственно с 2 о входом записи первого регистра, входом первого счетчика, входом первогосчетчика и входом записи первого регистра, выходы регистров соединеныс первыми входами соответствующихЧисло-импульсный функциональный преобразователь, содержащий два счетчика, импульсный сумматор-вы-.читатель и два элемента И, вход преобразователя соединен с первым входом импульсного...

Номер патента: 999059

Опубликовано: 23.02.1983

Автор: Зайцев

МПК: G06F 7/548

Метки: антенной, вычисления, координат, решетки

...а прямые и инверсные.выходы регистра 2, соответствующие младшим разрядам частичных произведений числа К, соединены со входами блока вычисления кратного младших разрядов и второй группой входов четвертого суммирующего блока 7, Выходы блока вычисления кратного старших разрядов соединены со второй группой входов первого суммирующего блока 5 и второй группой входов второго суммирующего блока 8. Часть выходов, соответствующая старшим разрядам чисел блока вычисления кратного младших разрядов, соединена с. третьей группой входов первого суммирующего блока 5 и первой группой входов второго суммирующего блока 8. Другая часть5 9990 выходов, соответствующая младшим разрядам блока вычисления кратного младших разрядов, соединена с первой группой...

Номер патента: 1001093

Опубликовано: 28.02.1983

Авторы: Евдокимов, Кизим, Литвиненко, Мохор, Плющ

МПК: G06F 7/548

Метки: вычисления, косинуса, синуса, функций

...блок 2 памяти, блоки 3(1) и 3(2) памяти, Пи этом с выхода 7(1) полученный Ваап 1 подается на входы умножителей 4(2) и 4(3), полученноеозначение сов 1 поступает на входы умножителей 4(1) и 4(4). Из блока 3 (1) памяти поступает на вход умножителей 4(1) и 4(4) значение Б 1 п 1, из блока 3(2) памяти поступает на вход умножителей 4(2) и 4(3) значение со 5 1 о, Блок 1 управления содержит вход 8аргумента сумматор 9 по модулю два,группу 10 элементов НЕ, счетчик 11элемент И 12, элемент И-НЕ 13, выход14 и вход 15 тактовых импульсов,Работу устройства рассмотрим на примере, Пусть необходимо вычислить синуси косинус угла 10 ф, На информационном фзвходе блока 2 памяти имеем значение51 о 1 и со 5 1 . Блок 2 памяти можето обыть выполнен на группе...

Номер патента: 1003080

Опубликовано: 07.03.1983

Автор: Мельник

МПК: G06F 7/548

Метки: вычисления, конвейерное, косинуса, синуса, функций

...6 первого 45блока 5 вычисления итерации записывается значение с выхода коммутатора2, в регистр 7-значение х, а в регистр 8 - значение с выхода сумматора 4. Одновременно в регистр 1 поступает следующий операнд массива.Над вторым операндом производятсяоперации, аналогичные выполняемым впервом такте над первым операндом,т.е. над вторым операндом выполняется первая итерация. Над первым операндом в первом блоке 5 вычисленияитерации выполняется вторая итерацияВ зависимости от знаками , записанного в регистре 8, через коммутаторы 9, 10 и 11 проходят соответствующие прямые или обратные значения регистров б и 7, а также значенияагссф 2в прямом или обратном коде. На сумматор" 12 формируется значение Ут, на сумматоре 13 - х, насумматоре 14 -,...

Номер патента: 1003081

Опубликовано: 07.03.1983

Авторы: Вайнштейн, Моргунов, Скегин

МПК: G06F 7/548

Метки: вычисления, косинуса, синуса, функций

...выходам 14, 16 и 17 (и)-разрядного сумматора по модулю два).В блоке 3 управления Формируется управляющий сигнал А, поступающий на второй вход (и)-разрядного сумматора по модулю два 6. Управляющий сигнал А формируется в соответствии с выражениемА = ВиаЧ 8 Ла, (2)где В - признак функции, поступающий на второй вход блока 3 управления, 8=1 при вычислении функции синуса;а - значение (и)-го разрядаИ кода угла.Блок 3 управления в соответствии : выражением (2) реализует двоичную функцию равнозначности и может быть реализован последовательным включением сумматора по модулю два и инвертора.Выходы (и)-х младших разрядов входного регистра 1 через (и)-разрядный сумматор по модулю два б поступают на адресные входы блоков 4, 5, 7, 8 и 9 памяти. При...

Номер патента: 1005040

Опубликовано: 15.03.1983

Авторы: Киселев, Кузина

МПК: G06F 7/548

Метки: синусно-косинусный

...б формируют и-разрядные коды произведений в-разряднсго кода уф на коды ь и ). и соР,л . лобразованнйе старшими в разрядами.л . лкодов ь)п )о и соь р соответственно.лУсечение кодов ьпр и соь) при умножении применяется для упрощенияреализации умножителей 5 и б. При2 в ) и погрешность умножения непревышает величиныаун= 2.л лэпо,и соьо. осуществляется наоснове соотношенийз 1 и оба.= Ып р+ у" собкор,СОВ о )=С 05)-ф" 51 й /ь. С подачей двух старших разрядов кода Ж по входам 10 и 11 и остальных его разрядов по входу 12 преобразователя блок 3 памяти на выходах 15 и 16 вырабатывает код ь)п р,л поступающий на входы первого слагаемого сумматора .8, а на выходах 17ли 18 - код созе, поступающий на входы первого слагаемого сумматора 9,Умножитель б...

Номер патента: 1012248

Опубликовано: 15.04.1983

Авторы: Гузенко, Лисник, Пухов, Стасюк

МПК: G06F 7/548

Метки: вычисления, косинуса, синуса, функций

...счетчик подключен к первому входу второго умножителя 13. ИНедостатком известного устройстваявляется низкое быстродействие, определяемое последовательной органиэацией вычислительного процесса.Наиболее близким к предлагаемомупо технической сущности является устройство, содержащее блок односторонней памяти, блок умножения, два алгебраических сумматора, счетчик,сдйиговый регистр, коммутатор и накапливающий сумматор аргумента, причемпервый и второй выходы блока односторонней памяти соединены соответственно с первым и вторым входами блокаумножения, третий и четвертый входыкоторого соединены соответственно свыходами первого и второго алгебраических сумматоров,Недостатком известного устройстваявляется низкое быстродействие, определяемое...

Номер патента: 1012249

Опубликовано: 15.04.1983

Авторы: Евдокимов, Кизим, Литвиненко, Мохор, Плющ

МПК: G06F 7/548

Метки: вычисления, косинуса, синуса, функций

...управления, щ блоков Вычисления итерации, где в - количество итераций, группа элементов И и три регистра констант, причем вход ар" гумента устройства соединен с вхо-. дом блока управления, выходы Мото" рого соединены с управляющими вхоф дами соответствующих блоков вычисле. ния итерации, первые входы которых соединены с установочными входами устройства, вторые входы первого блока вычисления итерации соединены с выходами первого регистра консоединены с входом блока управления, выходы 3-го (3+1)-го и (3+2) -го преобразователей прямого кода в дополнительный, где 3 = 1,4,73 ш, соединенй с (ф в )-м выходом блока уп+23равления. 2стант, выходы блоков вычисления итерации с первого по (ш)-й соединены с вторыми входами блоков вычисления итерации...

Номер патента: 1019445

Опубликовано: 23.05.1983

Авторы: Дауров, Кнышев

МПК: G06F 7/548

Метки: координат, преобразования, цифрового

...входы которых подключены к первому выходу блока управ. ления, второй выход которого соединен с управляющими входами первого и второго переключающих элементов, первого и второго коммутаторов выход первого коммутатора соединен с первым входом деаифратора, вход блока управления является управляющим входом устройства, содержит два сдвигателя, группу дешифраторов и два мультиплексора, информационные входы которых соединены соответственно с информационными выходами первого и второго регистров, управляющие входы которых соединены с третьим выходом блока управления, четвертый выход которого подключен к управляющим входам первых и вторых мультиплексоров 194454и сдвигателей, выходы первого и Второго мультиплексоров подключены к...

Номер патента: 1022159

Опубликовано: 07.06.1983

Авторы: Дудыкевич, Мороз, Уланова

МПК: G06F 7/548

Метки: вычисления, тригонометрических, функций

...устройства и импульсным входомпервого двоичного умножителя, выход которого соединен с импульсным входомвторого двоичного умножителя, выходпоследнего соединен с вторым информационным входом импульсного сумматоравычитателя, дополнительно введены реверсивный счетчик и блок управления, установочный вход которого соединен с установочным входом устройства, вход задания режима которого соединен с управляющим входом реверсивного тика,счетный вход последнего соединен с вькодом импульсного сумматора-вычитателя,управляющий вход которого соединен с первым выходом блока управления, второйвыход которого соединен с установочными входами двоичного умножителя и реверсивного счетчика, выход которогосоединен с управляющими асодвми первого и...

Номер патента: 1026141

Опубликовано: 30.06.1983

Автор: Мельник

МПК: G06F 7/548

Метки: вычисления, гиперболических, конвейерное, функций

...вход которого соединен с входомконстанты блока. На Фиг. 1 представлена блок-схема устройства; на фиг. 2 - схема блока управления.Конвейерное устройство для вычисления Функций МУ и сЬ %содержит и блоков 1 вычисления итерации, блок 2 синхронизации, входы 3 и 4 блока, выход 5 блока синхронизации. Каждый блок 1 вычисления итерации содержит1026141 вправо содержимым регистра 7, а на сумматоре-вычитателе 10 формируется значение Ч, равное сумме или разности между содержимым регистра 8 и сдвинуться на один разряд вправо содержимым регистра б. Данный сдвиг осуществляется путем соединения выходов 1-го разряда регистра 1 11,2 и) с (1 + 1)-м разрядом сумматора-вычитателя. На сумматоревычитателе 11 производится вычитание или сложение, в зависимости от...

Номер патента: 1032454

Опубликовано: 30.07.1983

Авторы: Иваненко, Лучин, Суейдан, Шумилов

МПК: G06F 7/548

Метки: вычислительное

...вычислительного устройства, вход всех вычислительных ячеек второй матрицы вычислительных ячеек являетсявходом матричного вычислительного ,устройства, вход вычислительной "ячейки 1-й строки 1-го столбца соединен с выходом вычислительной ячейки 1 "й строки (1+1)-го стобца, вход вычислительной ячейки 1-й строки последнего столбца соединен с вы" ходом этой же вычислительной ячейки, вход вычислительной ячейки т-й строки 1-го столбца соединен с выходом вычислительной ячейки 1-й строки (.1- 1) "го столбца, вход вычислительной ячейки первой строки первого столбца является входом второй матрицы вычислительной ячейка -й строки пер 1032454: вого столбца и соединен с выходомвычислительной ячейки (1-1) -й строкипервого столбца, выход вычислительной...

Номер патента: 1035604

Опубликовано: 15.08.1983

Автор: Аристов

МПК: G06F 7/548

Метки: вычисления, функций, элементарных

...четвертый вход блока соединен с вторым входом первого элемента И-НЕ и с трещим и четвертым входами второго разряда мультиплексора, четвертый вход первого разряда которого соединен с вторым входом второго разряда муль 35 б 04типлексора и с шиной сигнала "1" блока, пятый вход блока соединен со стробирующим вхоДом мультиплексора и с входом элемента НЕ, выход которого соединен с первым входом второго. элемента И-НЕ, выход которого соединен с. входом элемента задержки, второй выход блока соединен с первым выходом генератора импульсов и с управляющим входом регистра, первый и второй информационные входы которого соединены с выходами соответственно первого и второго разрядов мультиплексора, первый адресный вход которого соединен с первыми...

Номер патента: 1042013

Опубликовано: 15.09.1983

Авторы: Бельцер, Маркус

МПК: G06F 7/548

Метки: синусно-косинусный

...сумматора,выход (в-и)-го старшего разряда " 35блока памяти соединен с первым вхо-,. дом (ш-и)-го разряда промежутбч",ного сумматора, второй .вход первогоразряда которого соединен с выходомэлемента ИЛИ входы которого соедиУиены с выходами с (- + 1)-го по п-.й.йкоммутатора, выходы старших разрядовс первого по (и + 1)-й выходногосумматора соединены с выходом преобразователя,45На чертеже представлена блоксхема предлагаемого преобразователя.Синусно-косинусный преобразова -тель содержит регистр 1 прямого кодасумматор 2 дополнительного кода,регистр 3 нуля, триггер 4, коммутатор 5, блок 6 синхронизации, .блок 7памяти, элемент 8 ИЛИ, сумматор 9промежуточный, сумматор 10 выходной,регистр 11 и группу 12 элементов КПрименение предложенного...

Номер патента: 1043643

Опубликовано: 23.09.1983

Авторы: Гаврилюк, Мороз

МПК: G06F 7/548

Метки: вычисления, тангенса, тригонометрического

...узкий интернал изменения 25аргумента (ОО ) (21.Цель изобретения - расширениеобласти применения устройства засчет увеличения диапазона измененияаргумента.ЗОПоставленная цель достигается тем,что в устройство, содержащее первыйи второй число-импульсные умножители,три элемента ИЛИ и счетчик, выходразрядов которого соединен с управляющими входами первого и второго число-импульсных умножителей, выходперного число-импульсного умножителясоединен со счетным входом второгочисло-импульсного умножителя, выход 40первого элемента ИЛИ соединен свходом счетчика, введены умножительна два, делитель на дна, два элементазадержки, пять элементов И и триггер,причем вход устройства соединен спервым нходом первого элемента И ичерез умножитель на дна с...

Номер патента: 1061136

Опубликовано: 15.12.1983

Автор: Лукашенко

МПК: G06F 7/548

Метки: вычисления, функций, элементарных

...воспроизведения функВ 1 П Х ИЛИ СОЗ Х.ф=зарвх +выб+к+си, (2 где 1 с - время выполнения операции сум.мирования двух и-разрядных слагаемых.Из формулы (1) видно, что быстродей. ствие устройства невелико. Цель изобретения - повышение быстродействия.Поставленная цель достигается тем, что в устройство для вычисления элементарных функций, содержащее регистр аргумента, регистр квадранта, блок памяти функций, дешифратор функций, дешифратор адреса, блок синхронизации и блок памяти значений, причем информационные входы блока памяти функций и регистра квадранта соединены с входом задания вида функции устройства, вход задания аргумента которого соединен с информационным входом ре1061136 Та бли ц а 1 х = 00011010у = 00011010 Й = 00000000 х =...

Номер патента: 1061137

Опубликовано: 15.12.1983

Авторы: Дворецкий, Ещин, Заровский, Назьмов

МПК: G06F 7/548

Метки: воспроизведения, функции

...яп х в этой области. При этом методическая погрешность уменьшается в начале интервала, где она при равномерном шаге и так мала, и увеличивается в конце, где она при равномерном шаге велика. В результате максимальная погрешность возрастает.Цель изобретения - повышение точности воспроизведения фунции яп х за счет того, что величина переменного шага выбирается не в соответствии с функцией з 1 пх, а в соответствии с функцией созх=яп(-ф г -х) =яп(х), выбираемой из тех же таблиц для инверсивного значения аргумента х (аргумент представлен таким образом, что единица разряда, расположенного слевагот старшего, соответствует - ).Поставленная цель достигается тем, что в устройство для воспроизведения функции япх, содержащее входной регистр, входы...

Номер патента: 1062691

Опубликовано: 23.12.1983

Автор: Флоренсов

МПК: G06F 7/548

Метки: декартовых, координат, преобразования

...соединен с первыминформационным входом третьего коммутатора, выход которого подключен5 к первому входу сумматора, выходкоторого соединен с входами первогобуферного регистра и первого выходного регистра, выход вычитателяподключен к входам второго буферного10 регистра и второго выходного регистра, первый и второй выходы блокасинхронизации соедийены с управляющими входами третьего коммутатора,а его третий выход подключен к управляющим входам первого и второгокоммутаторов, дополнительно введенычетыре блока умножения, пятый ишестой коммутаторы и второй блокпамяти, вход которого подключен квыходу регистра старших разрядовугла поворота, а выход - к первыминформационным входам четвертого ипятого коммутаторов, выход регистравторой координаты...

Номер патента: 1076903

Опубликовано: 28.02.1984

Авторы: Бельцер, Ковадло, Ковальчук

МПК: G06F 7/548

Метки: координат, цифровой

...блока памяти констант а выход - к информационному входу третьего сумматора-вычитателя, выход которого соединен с входом программного блока управления, выходы ко - торого с первого по девятый подключены к управляющим входам первого, второго и третьего коммутаторов, первого и второго сдвигателей, первого, второго и третьего сумматоров-вычитателей и блока памяти констант соответственно, выходы первого и второго сумматоров-вычитателей являются выходами преобразователя, введены первый, второй и третий множительные блоки, четвертый, пятый и шестой коммутаторы и блок памяти масштабного коэффициента, причем первый, второй и третий выходы блока памяти исходных координат и угла подключены к первым информационным входам четвертого и пятого...

Номер патента: 1078427

Опубликовано: 07.03.1984

Авторы: Плотников, Потапов, Флоренсов

МПК: G06F 7/548

Метки: вычисления, функций

...с первым информационным входом второго блока умножения, второй ИНформационный вход которого подключен к второму информационному входу первого блока умножения и к выходу третьего коммутатора, первый и второй информационные входы которого подключены соответственнок выходам регистра младших разрядов первого аргумента и регистра второго аргумента, первый и второй выходы блока синхронизации соеди 6 нены соответственно с первыми и вторыми управляющими входами первого, второго и третьего коммутаторов, первого и второго блоков суммирования и первыми управляющимивходами первого и второго буферныхрегистров.На чертеже показана блок-схема .устройства для вычисления функций.Устройство содержит регистр 1старших разрядов первого аргумента, регистр...

Номер патента: 1083184

Опубликовано: 30.03.1984

Авторы: Безродный, Белокрылов, Берлинский, Бондаренко, Корпусов, Мартыненко, Страхов

МПК: G06F 7/548

Метки: вычисления, координат

...соединен с выходной шиной азимута устройства, введены второй и третий сумматоры, второй и третий блоки памяти, четыре блока умножения, второй накапливающий сумматор, два вычитателя,два косинусных преобразователя, блок деления, причем входные шины угла места устройства подключены к информационным входам второго накапливающего сумматора, знаковый вход которого соединен с выходом дискриминатора, а выход подключен к первому входу второго сумматора и первым адресным входам блоков памяти, вторые адресные входы которых соединены с выходом первого накапливающего сумматора, выходы блоков памяти подключены к первым входам первого, второго и третьего блоков умножения, вторые входы которых соединены соответственно с шинами констант отклонения...

Номер патента: 1086428

Опубликовано: 15.04.1984

Авторы: Жук, Савостьянов, Шитиков

МПК: G06F 7/548

Метки: масштабный, цифровой

...второго коммутатора, выходы первого коммутатора и выходного сдвигателя соединены с входами сумматора, выход которого соединен с выходом преобобразователя, вход дешифратора соединен с выходом входного сдвигателя.На фиг.1 представлена блок-схема преобразователя; на фиг.2 - диаграмма соответствия исходной и сжатой шкал.Цифровой масштабный преобразователь (фиг.1) содержит входной сдвигатель 1, дешифратор 2, коммутаторы 3 и 4, блок 5 маскирования, выходной сдвигатель 6, сумматор 7, входы 8-13 преобразователя.Для повьппения быстродействия преобразователь может быть выполнен однотактным. В этом случае связи-, покаэанные на чертеже, будут потенциальными. Все блоки преобразо(6) КЬ 1 = 2 3вателя могут быть выполнены известными...

Номер патента: 1092497

Опубликовано: 15.05.1984

Авторы: Зуев, Суейдан, Турсунканов, Шумилов

МПК: G06F 7/548

Метки: вычислительное, матричное

...суммы вычислительной ячейки в-й строке и 7-м столбце, где Г равно наибольшему целому от половины номера последнего столбца, соединены соответственно40 с вторым и первым входами слагаемого-вычитаемого вычислительных ячеек в (Я +К)-й строке и (В+К+3-1)-м столбце, а первый и второй входы слагаемого-вычитаемого вычислительных ячеек в Я+К)-й строке и столбце, на 45 чиная с первого последовательно до Я+К+3-1)-го, соединены соответственно с вторым и первым выходами суммы вычислительной ячейки в-й строке и первом столбце.На фиг. 1 и 2 представлена структурная схема вычисляющей матрицы, на фиг; 3 - структурная схема одного иэ вариантов выполнения вычислительной ячейки вычисляющей матрицы.55Вычисляющая матрица (фиг. 1 и 2) содержит...

Номер патента: 1092498

Опубликовано: 15.05.1984

Авторы: Гаврилюк, Мороз

МПК: G06F 7/548

Метки: вычисления, обратного, тангенса, тригонометрического, число-импульсное

...выход сумматора соединен с информационным входом регистра, выход которого соединен с управляющим входом первого управляемого делителя частоты и вторым входом сумматора, входпереноса которого соединен с входомлогической единицы устройства. На чертеже представлена блок-схема предлагаемого устройства.Число-импульсное устройство для вычисления обратного тригонометрического тангенса содержит суммирую-. щие счетчики 1 и 2, двоичные умно- жители 3 и 4 частоты, управляемые делители 5 и б частоты, сумматор 7, регистр 8, элементы И 9-1 б, триггеры 17-19, элемент ИЛИ 20, счетчик(м 1 СФф 2 р (2 1гр хг 2 Р Таким образом, если входную величину х (аргумент) представить в виде последовательности приращений Йх (или в виде числа импульсов), то...

Номер патента: 1092499

Опубликовано: 15.05.1984

Автор: Ханов

МПК: G06F 7/548

Метки: воспроизведения, косинус, функции, цифрового

...которого соединен с вторым входом 15 элемента ИЛИ, выход элемента задержки подключен к входу триггера, инверсный выход которого соединен с вторым входом элемента И, а прямой выход подключен к управляющему вхо ду коммутатора, выход которого соединен свторым информационным входом первого регистра, выход первого сумматора подключен к первому информационному входу и со сдвигом на один 25 разряд вправо к второму информационному входу .коммутатора, выход второго сумматора соединен с вторым входом первого сумматора.Введение дополнительного коммута- Зо тора позволяет вычислить и записать в первый и второй регистры такие начальные значения кодов, которые в совокупности с новыми связями между элементами обеспечивают вычисление значений функций...

Номер патента: 1104510

Опубликовано: 23.07.1984

Авторы: Закидальский, Синьков

МПК: G06F 7/548

Метки: вычисления, зависимостей, синусно-косинусных, цифровое

...с выходом третьего элемента ИЛИ-НЕ и старшим разрядом первого входа блока управления, остальные разрядыкоторого соединены с входами третьего элемента ИЛИ-НЕ, вторые входы первых элементов ИЛИ-НЕ и И-НЕ соединены с вторым входом блока управления и первым входом второго элемента И-НЕ, выход которого соединен с вторым входом второго элемента ИЛИ-НЕ и тактовым входом первого триггера, вход установки в единицу которого соединен с вторым выходом узла памяти, третий выход которого соединен с входами установки в ноль второго и третьего триггеров, входы установки в единицу которых соединены с выходами соответственно первого и третьего элементов И-НЕ, выходы первого элемента ИЛИ-НЕ и второго триггера соединены с входами третьего...

Номер патента: 1113798

Опубликовано: 15.09.1984

Авторы: Бабич, Мазурчук, Рогозин, Стасюк, Трофимов

МПК: G06F 7/548

Метки: вычисления, гиперболических, тригонометрических, функций

...задания начального адреса устройства и тактовым входом устрой 20 ства, соединенным с тактовыми входами, триггера и накапливающего сумматора-вычитателя, выход и вход управления режимом которого соединены со 25 ответственно с выходом арксеканса, арккосеканса, гиперболического арксеканса и входом задания режима вычисления прямых и обратных функций, соединенного с управляющим входом коммутатора, первый и второй информационные входы которого соедииены соответственно с выходом знака накапливающего сумматора-вычитателя, выходом знака комбинационного сумматора-вычитателя,выходом знака комбинационного 35 сумматора и первым входом сумматора по модулю два, соединенного с управляющим входом второго арифметического блока и входами разрешения...