Устройство для цифрового преобразования координат

СОЮЗ СОВЕТСКИХ СОЦИАЛИСТИЧЕСКИ СПУБЛИН 20 БРЕТЕНИЯ К ТОРСНОМУ СВИДЕТЕЛЬСТ(21) 3376 (22) 11,0 (46) 23,0 (72) С. К (71) Сара институт (53) 681,. (56) 1. А М" 591860,2. Авто по заявке кл, С 06 Р 55/18-24.83, Бюл. У 19Дауров и 8, И.Ковский политехнич шев кий 25,22(0 торское кл. 00 рское с Мф 30075 15/20,8,8)свидетельство ССГ 15/20, 1976,идетельство СССР2/18-24,1980(54 )(57) 1. УстРОйСТВО ДЛЯ ЦИФРОВОГО ПРЕОБРАЗОВАНИЯ КООРДИНАТ, содержащее блок постоянной памяти, первая группа входов которого подклюсчена к выходам дешифратора, два коммутатора и три регистра, первые входы которых являются соответственно первым, вторым и третьим информационными входами устройства, два сумматора-вычитателя, выходы которых соединены с вторыми входами первого и второго регистров и с первым и вторым выходами устройства, два переключающих элемента, выходы первого из которых соединены с первыми входами первого и второго сумматоров-вычитателей, выходы второго переключающего элемента соединены с вторыми входами первого и второго сумматоров-вычитателей, управляющие входы которых подключены к первому выходу блока управления , второй выход которого соединен с управляющими входами первого и второго переключающих элементов, первого и второго коммутаторов, выход пврвого коммутатора соединен с первым входом дешифратора, вход отличок управлелементы И,ю щ дешифртчик циклр прямоу ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССПО ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТНРЫОПИСАНИЕ ИЗ 50 06 Г 48 С 0 блока управления является управляющим входом устройства, о т л и ч аю щ е е с я тем, что, с целью сокращения оборудования, оно содержитдва сдвигателя; группу дешифраторов и два мультиплексора, информационные входы которых соединены соответственно с информационными выходами первого и второго регистров, управляющие входы которых соединены стретьим выходом блока управления,четвертый выход которого подключенк управляющим входам первых и вторыхмультиплексоров и сдвигателей, выходы первого и второго мультиплексоров подключены к информационнымвходам второго коммутатора, информационные входы первого коммутаторасоединены с выходами знаковых разрядов первого и второго регистров,выход второго коммутатора подключенк второму входу дешифратора, выходытретьего регистра соединены с информационными входами группы дешифратор-ров, управляющие входы которых соединены с пятым выходом блока управленияа выходы подключены к второй группевходов блока постоянной памяти, пер-.вый и второй выходы которого соединены с информационными входами первого и второго сдвигателей, выходыкоторых подключены к информационнымвходам первого и второго переключающих элементов,2. Устройство по и.е е с я тем, что б ия содержит триггеры, ЛИ, задержки, счетчики ы, счетчик тактов, сче дновибратор и генерато1019 М 5 10 5 20 25 гольных импульсов, выход которогоподключен к первому входу первогоэлемента И, второй вход которого подключен к выходу первого триггера,выход первого элемента И соединенс входом первого счетчика, выходкоторого подключен к входу второгосчетчика, выход которого подключен,к первому входу счетчика тактов,выходы которого соединены соответственно с входами первого дешифратора,. группа выходов которого соедине"на с четвертым выходом блока, управляющий выход первого дешифратораподключен к третьему входу первогоэлемента И и к первым входам второгои третьего элементов И, вторые входыкоторых соединены с управляющим выходом второго дешифраторагруппавходов которого соединена с пятымвыходом блока, входы второго дешифратора соединены с выходами счетчика цикловпервый вход которогои первый вход первого элемента ИЛИсоединены с выходом элемента задерж 1Изобретение относится к вычислительной технике и может быть использовано для аппаратурной реализацииопераций преобразования прямоугольных и полярных координат в прямоуголь.ные в системах управления роботами,манипуляторами, а также в различныхнавигационных системах.Известно устройство для вычисления координат вектора, содержащеечетыре сдвигающих регистра, три сумматора-вычитателя, элемент И, двакоммутатора и блок постоянной памяти 1),Недостатком устройства являетсяотносительно. низкое быстродействие, а также деформация длинывектора в результате его поворота,Наиболее близким по технической сущности к изобретению является цифровой преобразователь координат, содержащий блок постоянной памяти, устройство управления, два коммутатора и три регистра, входы первогои второго из которых соединены соответственно с выходами первого и втоки, вход которого и третий выход бло ка подключены к выходу второго элемента И выход третьего элемента И соединен с первым входом первого триггера, второй вход которого является входом блока, выход первого триггера через одновибратор под-.", ключен к единичным входам второго и третьего триггеров, к второму входу счетчика циклов и к второму входу первого элемента ИЛИ, выход которого соединен с вторым входом счетчика тактов, счетные входы второго и третьего триггеров соединены с выходом первого счетчика, единичный и нулевой выходы третьего триггера соединены соответственно с входами второго элемента ИЛИ, выходы первого и второго элементов ИЛИ, единичный и нулевой выходы третьего триггера. соединены с пер" вым, выходом блока, единичный и нулевой выходы второго триг" . гера соединены с вторым выходом блока. 2рого сумматоров-,вычитателей, выходы которых являются выходами устройства, причем входы первого и второго элементов НЕ соединены с выходами первого и второго регистров и с одними входами первого и второго ком, мутаторов, а выходы через другие входы этих же коммутаторов соединены с входами третьего коммутатора, управляющий вход которого соединен с управляющими входами ключей и с соответствующим выходом устройства управления, а выход через дешифратор соединен с одной группой входов блока постоянной памяти, другая группа входов которого через распределитель соединена с соответствующими выходами разрядов третьего регистра, а также через элемент ИЛИ-НЕ, и устройство управления с управляющим входом распределителя, последний выход которого подключен к одному из входов устройства управления, соответствующий выход которого соединен с управляющими входами сумматоров-вычитателей, одни входы ко3 10 торых через соответствующие выходы первого и второго ключей подключены к выходам. блока постоянной памяти, а другие входы подключены соответственно к вторым выходам второго и ,первого ключей, причем выходы старших разрядов первого и второго регистров соединены с управляющими входами первого и второго коммутаторов, атакже с соответствующими входами устройства управления 2 3.Недостатками. известного устройства являются большие затраты постоянной памяти, а также жесткая зави симость между разрядностью устройства и его быстродействием.Целью изобретения является сокращение оборудования.Поставленная цель достигается тем, что устройство для цифрового преобразования координат, содержащее блок постоянной памяти,. первая груп" па входов которого подключена к выходам дешифратора, два коммутатора и три регистра, первые входы которых являются соответственно первым, вторым и третьим информационными входами устройства, два сумматора-вычитателя, выходы кото.рых соединены с вторыми входами первого и второго регистров и с первым и вторым выходами устройства, два переключающих элемента, выходы первого из которых соединены с первыми входами первого и второго сумматоров-вычитателей, выходы второго переключающего элемента соединены с вторыми входами первого и второго сумматоров-вычитателей, управляющие входы которых подключены к первому выходу блока управ. ления, второй выход которого соединен с управляющими входами первого и второго переключающих элементов, первого и второго коммутаторов выход первого коммутатора соединен с первым входом деаифратора, вход блока управления является управляющим входом устройства, содержит два сдвигателя, группу дешифраторов и два мультиплексора, информационные входы которых соединены соответственно с информационными выходами первого и второго регистров, управляющие входы которых соединены с третьим выходом блока управления, четвертый выход которого подключен к управляющим входам первых и вторых мультиплексоров 194454и сдвигателей, выходы первого и Второго мультиплексоров подключены к информационным входам второго коммутатора, информационные входы первого коммутатора соединены свыходами знаковых разрядов первого и второго регистров, выхадвторого коммутатора подключен к второму входу деаифратора, выходы10 третьего регистра соединены с информационными входами группы деайфраторов, управляющие входы которыхсоединены .с пятым выходом блока управления, а выходы подключены к вто 15 рой группе входов блока постояннойпамятипервым и.второй выходы которого соединены с информационными входа;ми первого и второго сдвигателей,выходы которых подключены к информационным входам пераого и второгопереключающих элементов,Блок управления устройства содержит триггеры, элементы И, ИЛИ, задерж.ки, счетчики,деаифраторы, счетчик так 25 тов, счетчик циклов, одновибратор игенератор прямоугольных импульсов,выход которого подключен к первомувходу первого элемента И, второй.вход которого подключен к ВыходуЗ 0 первого триггера, выход первогоэлемента И соединен с входом первого счетчика, выход которого подключен к входу второго счетчика,выход которого подключен к первому входу счетчика тактов, выходы35которого соединены соответственнос входами первого деаифратора, группа выходов которого соединена счетвертым выходом блока, управляю 40 щий выход первого дешифратора подключен к третьему входу первого элемента И и к первым входамвторого и третьего элементов И, вторые входы. которых соединены с уп 45 раВляющим ВыхОдОм втОрОгО дешифратора, группа выходов которого соединенас пятым выходом блока, входы второго деаифратора соединены с вы" .ходами счетчика циклов, первый вход50которого и первый вход первого эле"мента ИПИ соединены с выходом элемента задержки, вход которого и третийВыход блока подключены к выходувторого элемента И, выход третьегоэлемента И соединен с первым входомпервого триггера, второй вход которого является входом блока, выходпервого триггера через одновибраторподключен к единичным входам второ4 г, 10режим суммирования, Импульс с одновибратора 26 также сбрасывает счетчик 34 циклов, а через элемент ИЛИ 39 счетчик 33 тактов Нулевые значения счетчиков 33 и 34 преобразуются дешифраторами 35 и 36,Сигнал на первом выходе дешифратора 35, снимаемый с выхода 43, устанавливает мультиплексорц 4,5 и сдвигатели 10, 11 в первые положения, соответствующие первому такту вычислений. Сигнал на первом выходе дешифратора 36, снимаемый с выхода 45, разрешает дешифрацию первой части кода угла, т,е. разрешает работу первого дешифратора из группы дешифраторов 9.Импульсы с генератора 27 через разрешенный сигналом с триггера 23 и отсутствием сигнала на (Р+1)-м выходе дешифратора 35, элемент И 28 поступают на счетчик 31, коэффициент пересчета которого определяется временем, необходимым для выполнения одного полутакта. После выполнения первого полутакта на выходе счетчика 31 появляется импульс, который, поступая на счетные входы триггеров 24 и 25, опрокидывает их, а они в свою очередь переводят коммутаторы 6 и 7, элементы 13 и 14 и сумматорывычитатели 15 и 16 в положения, соответствующие второму полутакту,. Одновременно импульс с выхода счетчика 31 поступает на вход счетчика 32, коэффициент которого равен 2, т.е. двум импульсам на входе соответствует один на выходе. Тогда после второго полутакта на выходе счетчика 32 появится импульс, увеличивающий счетчик 33 тактов на единицу. Новое значение счетчика 33 тактов преобразуется дешифратором 35 в сигнал на его втором выходе, устанавливающий мультиплексорц 4,5 и сдвигателями 10,1 во вторые положения.После вцполнения Р-го такта на последнем (Р+1 )-м выходе дешифратора 35 появляется сигнал, который, во-первых, запрещает прохождение импульсов с генератора 27 через элемент И 28, а, во-вторых, через разрешенный отсутствием сигнала на (п+ )-м выходе дешифратора 36 элемент И 29 поступает с выхода 44 на регистры 1 и 2, осуществляя запись в них ссдержимого сумматоров-вычитателей 15 и 16 соот-. ветственно, Далее сигнал с выхода 9 10194матор-вычитатель 15 переводится в ре 1 жим вычитания,На этом первый такт вы 1числительного процесса завершается.Второй такт начинается при переключении мультиплексоров 4,5 и сдвигателей 10, 11 во вторые положенияпри этом мультиплексоры 4 и 5 под"ключают к входам коммутатора 7 вторые части Хо и Уо кодов координатХ и У, а сдвигатели 10 и 11 в этом Оположении осуществляют сдвиг на Рразрядов вправо, т,е. уменьшают считанные константы в 2 Р раз, Коммутаторы 6, 7 и элементы 13, 14 устанавливаются в положение, соответствующее 15первому полутакту, Дальнейший процессвыполнения второго такта аналогиченпредудыщему.После зевершения Р-го такта заканчивается первый цикл вычислений, в 20результате которого в сумматорах-вычитателях 15 и 16 будут. сформирова"ны в соответствии с выражением (2 )величины Х"и Фотражающие значениекоординат вектора, повернутого на 25угол оС 1. Для дальнейшего преобразо-,вания содержимое сумматоров-вычитателей 15 и 16 пересылается в регистры 1 и 2 соответственно; а блок17 управления включает теперь вто- , З 0рой дешифратор иэ группы дешифраторов 9,т,е. во втором цикле будет осуществляться поворот вектора на уголвЧерез И циклов процесс преобразо-вания заканчивается , содержимоесумматоров-вычитателей 15 и 16 равнои у(м 1:,Эти значения пере(мдаются на выходы 21 и 22,Блок управления, осуществляющийкоординацию действий устройства, ра 40ботает следующим образом.Первоначально исходные данные заносятся в регистры 1-3, Вычислительный процесс начинается с подачипускового импульса на вход 40 блока17 управления, в результате чего триг 5гер 23 устанавливается в единичноесостояние, которое разрешает работуэлемента И 28, Перепад иэ "0" в "1"триггера 23 запускает одновибратор 26,генерирующий одиночный импульс, который устанавливает триггеры 24 и 25в единичные состояния, первый изкоторыхпо выходу 41 устанавливаеткоммутаторы 6,7 и переключающие элементы 13,14 в положения, соответствующие выполнению первого полу такта, а второй - по выходу 42 переводит сумматоры-вцчитатели 15 и 16 вф11элемента 29 И через элемент 37 эа 1 ержки, необходимый для задержки сигнала на время полного заверше- . ния перезаписи содержимого сумматоров-вычитателей 15 и 16 в регистры 1 и 2, поступает на вход счетчика 34 циклов, увеличивая его содержимое на единицу, и через элемент ИЛИ сбрасывает сумматоры-вычитатели . и счетчик 33 тактов. Новое значение счетчика 34 циклов преобразуется дешифратором.36 в сигнал на втором его выходе, что разреша- ет работу второго дешифратора из группы дешифраторов 9, т .е. теперь в процессе преобразования участвует вторая часть кода узла, Сброс счетчика 33 тактов снимает .сигнал с(Р+1)-го: выхода дешифратора 35, а это в свою очередь снима 1019445 12ет запрет с элемента И 28, и импульсы с генератора 27 поступаютна счетчик 31 и т.д. Второй циклпротекает аналогично первому.После окончания Р-го такта И-гоцикла сигнал с (Р+1 )-го выхода дешифратора 35, проходя через элемент И 30, разрешенный сигналомна (М+1)-ом выходе дешифратора 36. 210 сбрасывает триггер 23, эайрещая дальнейший процесс преобразования. Содержимое сумматоров-вычитателей15 и 16 определяет искомые координаты15Расчеты показывают, что предлагаемое устройство при одинаковых характеристиках с известным уст- ройством требует примерно в 2 ра 20 за меньший объем памяти,1019445 Ю )б К 6,7 лге ОЛ оставитель А. Жереновехред Е.Харитончик ор А. Тяско Редактор о ик 5/43ИПИ Го Подписное каз 3 Впо де035, М 4/5 илиал ППП "Патент", г. Ужгород, ул, Проектна ударственного ко ам изобретений и сква, Х(-35, Рауа ж 706тета ССткрытийая наб.