G06F 7/548 — для нахождения тригонометрических функций; для преобразования координат

Номер патента: 1647555

Опубликовано: 07.05.1991

Авторы: Волохов, Зайченко, Шмидт

МПК: G06F 7/548

Метки: аrстg, вычисления, функции

...19 с задержкой в ч такта соответственно.На выходе регистра 8 формируется искомая оценка фазы вектора,формула из о бр ете ния 7555по десятьВ регистры, четвертый блокпамяти, триггер, сумматор н два сдннг вых регистра, причем выходы первоговторого блоков памяти соединены снформационными входами соответственно третьего и четвертого регистров,выходы которых соединены с входамисоответственно вычитаемого и уменьшаемого вычитателя, управляющий входкоторого соединен с выходом триггера,выход вычитателя соединен с информационным входом пятого регистра, выходы старших и младших разрядов которо.го соединены соответственно с адресным входом третьего блока памяти иинформационным входом шестого регистра, выходы которых соединены соответственно с...

Номер патента: 1651280

Опубликовано: 23.05.1991

Авторы: Золотовский, Коробков, Селиванова

МПК: G06F 7/548

Метки: арксинуса, вычисления, функции

...выражения реализуются соответственно с помощью триггеров 10, 11 и элемента 2 И-ИЛИ 9, Величина Х К+, эаписыается в регистры 1 и 5. При этом в случае инвертирования в Х К 1 не достает единицымладшего разряда, Для компенсации ее в множимом на вход переноса сумматора постоянно подается единица, в случае если инвертирование осуществлялось, в противном случае поступает нуль, Единица в младший разряд множителя осуществляется подачей едпницы на вход переноса сумматора б при прохождении младшего разряда (сигнал С)Вознедение в квадрат осуществляется сле- . дующим образом, В регистре 1 находится значение текущего аргумента Хк(ХО = Х). На сумматоре 2 происходит сложение. В регистре 5 также находится значение текущего аргумента, который...

Номер патента: 1656529

Опубликовано: 15.06.1991

Авторы: Бартошевский, Владимиров, Луконин, Пашков

МПК: G06F 7/548

Метки: вектора, поворота

...10 на элементах И 1 - 4 с первОго по четвертый соответственно формируются сигналы + Рсчх и + Рсчус, соответствующие изменению старших разоядов коорринат Х и У при повороте вектора на угол 2 . На первоМ 5 и втором 7 счетчиках формируются старшие разряды координат Х и У, выдаваемые на выходы 15 и 16 абсциссы и ординаты соответственно.Управление работой предлагаемого устройства зависит от конкретной установки, в которой он используется. информационными входами соответственно первого и второго регистров, о т л и ч а ющ е е с я тем, что, с целью сокращения аппаратных затрат, в него введены два ре версивных счетчика и четыре элемента И,причем первый и второй входы разрешения записи устройства соединены с одноименными входами соответственно...

Номер патента: 1661760

Опубликовано: 07.07.1991

Авторы: Золотовский, Коробков

МПК: G06F 7/548

Метки: арктангенса, вычисления, функции

...рассматривается как значащий с весом 2 =1, одновременноопо С и С осуществляется запись перемножаемых чисел в умножитель 6.После выполнения умножения подачей сигналов С 1 и С 4. результат передается в регистр 2Полученная величина есть а. Вычисление ведется по приведенному алгоритму. Исключение составляет лишь то, что на управляющие входы поступает код АА =01, При этом на первый выход постуйает величина а, так как она в 2+ раз меньше, чем х , то для запоминания величин, (1 аагсСа --- - используется вто О е 1+а 2 е 1+а 2О Орая страница памяти, Возможность обращения к ней осуществляется записью в триггер 5 единицы. Это происходит подачей сигнала С 1 на счетный вход (сигнал "Пуск" переводит триггер в "1", запись х в регистр 2 переводит...

Номер патента: 1661800

Опубликовано: 07.07.1991

Авторы: Георгица, Маслов

МПК: G06F 17/16, G06F 7/548

Метки: воспроизведения, косинуса, синуса, тригонометрических, функций

...части аргумента, блок 15 памяти косинуса дробной части аргумента, два коммутатора 16 и 17, управляемые входом 20 задания режима работы устройства, два блока 18 и 19 умножения, сумматор 21 и выходной регистр 22. 1 ил,кода 0,0 , 1,Хя на п разрядов влево поуправляющему сигналу компаратора 4, регистр 8 сдвига сдвигает двоичный код, образующийся на выходе блока 13 памяти на и5 разрядов вправо (аналогично действуют регистры 9 и 10 сдвига и компаратор 5, а такжерегистры 11 и 12 сдвига и компаратор 6),Благодаря использованию регистров сдвигаи компараторов объем таблиц преобразова 10,йия сокращается вдвое с 2" констант до 2"констант,Предлагаемое устройство имеет два режима работы; в одном вычисляется значение синуса, а в другом - значение...

Номер патента: 1681313

Опубликовано: 30.09.1991

Авторы: Борисенко, Жалило, Рудич, Свечкарева

МПК: G06F 7/544, G06F 7/548

Метки: координат, преобразования

...и третья группы входов которого второй и первый входы первой группы инсоединены соответственно с вторбй и формационных входов соединены с входа- третьей группами выходов блока формиро- .ми вычитаемых вычитателей с четвертого по вания разностей, первая и вторая группы 40 шестой соответственно и с седьмого по девыходов блока вычисления направляющих вятый соответственно, выходы вычитателей косинусов первой координаты соединены с с первого по третий соединены с выходами первыми группами входов блока вычисле- с первого по третий соответственно первой ния детерминанта и блока вычисления на- группы выходов блока, выходы вычитателей правляющих косинусов второй координаты 45 с четвертого по шестой соединены с выхосоответственно, первый выход...

Номер патента: 1689947

Опубликовано: 07.11.1991

Автор: Орлов

МПК: G06F 17/16, G06F 7/548

Метки: вычислительное

...входами регистров результатов соответственно с первого по четвертый, выходы которых соединены с входами вторых слагаемых сумматоров соответственно с первого по четвертык, первый выход блока управления соединенс синхронизирующимк входами регистров аргументов с первого по третгй, информационные входы которых соединены с входами аргументов соответственно с первого по третий устройства, о т - . л и ч а ю щ е е с я тем, то, с целью расширения класса решаемых задач за счет возможности преобраэо= вания координат и повышения быстродействия, в него дополнительно введены пять умножителей, пять сумматоров, нять регистров результатов пять регистров коэффициентов, три буферных регистра и двадцать один мультиплексор, причем выходы первого...

Номер патента: 1732342

Опубликовано: 07.05.1992

Авторы: Боровицкий, Лунькин, Марковский, Меликов, Полянский

МПК: G06F 7/548

Метки: вычисления, функций

...входы мультиплексора 4, со смещением на о разрядов в сторону младших разрядов мультиплексора 2, значение уо второго выхода блока 17 постоянной памяти поступает на вторые информационные входы мультиплексора 5 и со смещением на о разрядов в сторону младших разрядов мул ьтиплексора 3.Изменение формата операндов проводится с целью обеспечения допустимой погрешности вычислений, возникающей за счет усечения чисел, сдвигаемых при вычислениях за пределы разрядной сетки. Кроме того, использование дополнительных разрядов позволяет реализовать перевод отрицательного числа в дополнительный код путем инвертирования числовых разрядов числа без подсуммирования единицы в младший разряд сформированного кода, На второй вход мультиплексора 1...

Номер патента: 1734091

Опубликовано: 15.05.1992

Авторы: Башаръяр, Петров, Сафьянников, Угрюмов

МПК: G06F 7/548

Метки: вычисления, тангенса

...сигналу с выхода элемента НЕ 13, эта последовательность импульсов с выхода преобразователя 3 поступа ет через элемент И 15 на вычитающийвход счетчика 6.Далее процесс повторяется аналогичным образом, и при достижении равенства числа импульсов за период следования 25 ШИМ-сигнала, поступающих на суммирующий и вычитающий входы для обоих счетчиков, устройство переходит в режим динамического равновесия, при котором выходные коды счетчиков соответствуют 30 требуемым результатам.Все элементы предлагаемого устройства являются хорошо известными, Если, например, представить реализацию устройства на системе элементов ТТЛ, то 35 можно выбрать следующие микросхемы:преобразователи 1 - 3 код-частота могут быть выполнены, например, на основе микросхемы К...

Номер патента: 1735845

Опубликовано: 23.05.1992

Авторы: Давыденко, Литвиненко, Мохор, Оленич, Труш

МПК: G06F 7/548

Метки: вычисления, гиперболических, функций

...вход первого блока частичной суммы третьейгруппы подана константа 0.0101, навход частичной суммы поступает кодс выхода второго коммутатора, навход разрядной дискреты поступаетвторой разряд выходной кодовой комбинации, равный 1, на управляющий.вход - первый разряд входной кодовой,комбинации, равный 1. На выходеданного блока частичной суммы вырабатывается результат, равный 0.1111.На информационный вход второго блока частичной суммы третьей группыподана константа 0.1000. На вход частичной суммы поступает результат стретьего коммутатора, на управляющийвход и вход разрядной дискреты - второй разряд входной кодовой,комбинации. На выходе блока образуетсярезультат, равный 0.1000,С выхода первого блока частичнойсуммы первой группы...

Номер патента: 1742816

Опубликовано: 23.06.1992

Авторы: Борисенко, Жалило

МПК: G06F 7/548

Метки: координат

...мультиплексора 13 иключевой схемы 10, Информационные входы первого регистра 12( координат соединены с выходом а арифметического блока 7группой 19 из трех выходных шин. Информационный вход 1 мультиплексора 13 соединен, с выходом первого регистра 121 координат, авход П - с группой 3 из трех входных шинпреобразователя. Выход мультиплексора 13через второй регистр 12( координат соединен 55группой 20 шин с и( формационным входомарифметического блока 7 и с входом ключевой схемы 10, выход которой образует выходную шину 4. Выход Ь арифметическоготивибратора 36 п и одним из входов первого элемента И 391, второй вход которого подключен к выходу первого ждущего мультивибратора 361, Выход первого элемента И 39 соединен с одним из входов...

Номер патента: 1742817

Опубликовано: 23.06.1992

Автор: Киселев

МПК: G06F 7/548

Метки: координат, полярных

...модифицированного дополнительного кода ФЗО = Ун второй (горизонтальной) прямоугольной координаты или начала круговой развертки в первом режиме либо в третьем режиме первого 45 . знакоместа символа формуляра вторичнойинформации, При Ф 29 = 011 по й 26 формируется импульс ЙЗЗ записи в регистр 17 кода ФЗО, являющегося в первом режиме прямым кодом косинуса азимута А антенны, 50 т.е. ФЗО = соз А = КОК 1Кп, где КО -разрядная цифра "0 или 1" знакового разряда этого кода, а в третьем режиме положительным кодом ФЗО = Хс размера.знакоместа символа по первой прямоугольной координате. При Ф 29 = 100 по И 26 формируется импульс Й 34 записи в регистр 18 кода ФЗО, являющегося в первом режиме прямым кодом синуса азимута А антенны, те, ФЗО = зй А =...

Номер патента: 1746380

Опубликовано: 07.07.1992

Автор: Рожков

МПК: G06F 7/548

Метки: координат, преобразования

...информация с которого во время действия импульса . с одиннадцатого выхода 35 дешифратора 17 на втором входе блока 67 элементов И поступает. через этот блок элементов И и блок 7 з элементов ИЛИ на вход операнда блока 9 г умножения и записывается в его первый (внутренний) регистр за счет действия импульса на его первом выходе разрешения записи, поступающего через элемент ИЛИ 192 с одиннадцатого выхода дешифратора 17,Во время действия импульсов на двенадцатом, тринадцатом. выходах дешифратора 17 триггер 185.находится в состоянии "1", напряжение с которого по-.ступает на вход разрешения считывания блока 85 памяти значения функции -.1созхна адресные входы которого поступает цифровой код параметра а с регистра 51. С выхода запоминающего...

Номер патента: 1751750

Опубликовано: 30.07.1992

Авторы: Кубышкин, Янченко

МПК: G06F 7/548

Метки: арктангенса, вычисления, отношения, функции

...с входами старших и младших разрядов блока вычисления функции арктангенса, выход которого соединен с входом первого операнда сумматора-вы читателя, вход выбора режима и вход. второго операнда которого соединены соответственно с первым вторым выходами блока коэффициентов, первый, второй и третий адресные входы которого соединены соответственно с выходом блока сравнения, входом знака первого аргумента устройства и входом знака второго аргумента устройства, управляющие входы первого и второго коммутаторов соединены с выходом блока10 15 20 25 30 35 40 45 50 55 сравнения, выход сумматора-вычитателя является выходом устройства,Предлагаемое устройство отличается тем, что для нахождения значения функции агстц Е используется блок...

Номер патента: 1755276

Опубликовано: 15.08.1992

Авторы: Быкова, Киселев

МПК: G06F 7/548

Метки: азимута, кода

...элементы компараторов 15 и 16 и блока 18, выполнены на соответствующих ИС серии 533,Обозначим на входах и выходах преобразователя и его узлов через Ф, П, П и И соответственно коды, прямые потенциальные сигналы, инверсные потенциальные сигналы и инверсные импульсы (прямых импульсов в преобразователе не вырабатывается) так, что после каждой из этих букв стоит номер входа преобразователя или выхода его узла, или номер самого узла, например, Ф 28, П 29, П 37 и Й 24 обозначают код на входе 28, прямой потенциальный сигнал на входе 29, инверсный потенциальный сигнал на выходе 37 и инверсный импульс на входе 2-". оответственно,Кроме того, обозначим ПЗО = А, П 31 А 1, Ф 32 = А 910, П 21 = В; П 22 = В 1, Ф 10 = ФЗЗ Ф 35 ФЗ 6 = В 2 ВЗВ 4 В...

Номер патента: 1783524

Опубликовано: 23.12.1992

Авторы: Боград, Израильсон

МПК: G06F 7/548

Метки: вектора, поворота

...Вход значения второй координаты 13 вектора устройства соединен с входом вычитаемого второго вычитателя 14 и входомвторого слагаемого второго сумматора 11, выход которого соединен с входомвторого сомножителя третьего умножителя 3, выход первого умножителя 1 соединен с входомуменьщаемого первого вычитателя 5, выхо ды третьего сумматора 12 и второго вцчитателя 14.соединены с входами вторыхсомножителей соответственно первого ивторого умножителей 1 и 2. 5Устройство для поворота вектора работает следующим образом. Сигналы, поступающие на входы 6, 13, 9 и 8 устройства:(см,фиг.2), также как и сигналы, поступающие на входы 1,4,7 и 8 устройства-прототипа (см.фиг.1), представлены в видемногоразрядных чисел.В устройстве-прототипе...

Номер патента: 1784976

Опубликовано: 30.12.1992

Авторы: Лукьянов, Михно

МПК: G06F 7/548

Метки: координат

...двенадцатого и тринадцатого блоков деления 1.7, 1.8, 1.12, 1,13 соединены с входами вторых слагаемых третьего, четвертого, пятого. шестого, седьмого и: 50 восьмого сумматоров 2,1.3-2.1.8 .первойгруппы; выход пятого блока 1.5 деления соединен с входами вторых слагаемых первого и второго сумматоров 2,1,1, 2.1.2 первой группы; выходы пятого.и десятого блоков 55 1,5, 1.10 деления соединены с входамитретьих слагаемых соответственно первого и второго сумматоров 2.1.1, 2.1,2 первой группы; выходы одиннадцатого и пятнадца-того блоков 1.11, 1.15 деления соединены с входами четвертых слагаемых. соо, ветст7- В о 1, х 1, у 1, г 1, 1= 1-3, 2 ны с соответствующими выходами блока Бпамяти констант.Вход первого операнда преобразоватенен с...

Номер патента: 1827673

Опубликовано: 15.07.1993

Авторы: Герасимов, Давыденко, Литвиненко, Мохор, Оленич, Петренко

МПК: G06F 7/548

Метки: вычисления, косинуса, синуса, функций

...сумматора, со сдвигом на три разряда вправо и, одновременно на входы разрядной дискреты блоков частичной суммы второй группы, На информационный вход первого блока частичной суммы второй группы подана константа 0,01000, на вход частичной суммы поступает код с выхода второго блока частичной суммы первой группы 01,0000, на управляющий вход - первый разряд входной кодовой комбинации, равный О. Ка выходе первого блока частичной суммы второй группы образуется результат 01.00000. На информационный вход второго блока частичной суммы второй группы подана константа 0,01 100, на вход частичной суммы поступает код с выхода третьего блока частичной суммы первой группы, на управляющий вход второй разряд входной кодовой комбинации, равный 1, На...

Номер патента: 1837283

Опубликовано: 30.08.1993

Авторы: Таран, Хуторцев, Часнык

МПК: G06F 7/06, G06F 7/548

Метки: измерительной, информации, комплексной, системы

...заданных в блоках 1,1.1,п,При считывании информации с 321-гомента 1-й строки появится первый имьс на выходе матрицы 12. Этот импульсается на входы АЦП 23 и формирователяНа выходе формирователя 20 появитсяульс, характеризующий наличие сигнавыхода матрицы 12, Импульс с выходамирователя 20 поступит на счетный 5счетчика 21 и установит счетчик 21 ввое состояние, т.е, на выходе тол ыа иерразряда появится единичный сигнал.т единицный сигнал появится и иа периз и выходов дешифратора 22. При этом т ( и с о б э к т в з ч с с м н с У ц н (о н сч У н то (ф ка п ди ви це В ли це пе ф ме ма эл РУ эл пу по 20. им ла фо вх пе во Эт во единичный сигнал с первого выхода дешифратора 22 появится на первых входах элементов И 27,127,в блока 26.1....

Номер патента: 1755650

Опубликовано: 30.08.1994

Авторы: Бондаренко, Евстигнеев, Козырькова, Кошарновский, Марковский, Сафонов, Силаев

МПК: G06F 7/544, G06F 7/548

Метки: вычисления, функций

1. УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИЙ, содержащее с первого по пятый регистры, с первого по четвертый сумматоры, первый и второй блоки сдвига, блок анализа знака, блок управления, вход запуска которого соединен со входом пуска устройства, выходы первого и второго регистров соединены с информационными входами соответственно первого и второго блоков сдвига, отличающееся тем, что, с целью расширения класса решаемых задач за счет возможности вычисления тригонометрических, гиперболических, логарифмической, степенной, показательной и функции отношения, в него введены восемь мультиплексоров, с шестого по тринадцатый регистры, третий и четвертый блоки сдвига, блок анализа аргумента, блок формирования начальных условий, выход которого подключен к...

Номер патента: 1433256

Опубликовано: 10.09.1999

Авторы: Гаврищук, Громов, Неустроев, Панферов, Пономарев, Салева, Фрумкин

МПК: G06F 7/548

Метки: вычисления, координат

Устройство для вычисления координат, содержащее два вычитателя, блок вычисления ошибок по скорости и координате, интегратор и первый блок задержки, причем входы проекций скорости устройства подключены к первым входам интегратора, вторые входы которого подключены к выходам первого блока задержки, входы которого подключены к выходу интегратора, отличающееся тем, что, с целью повышения точности, в него введены второй блок задержки, блок вычисления коэффициентов, блок вычисления прогноза координат, блок памяти констант, преобразователь декартовых координат в азимут и дальность, блок вычисления рассогласования по координатам, причем выходы интегратора подключены к входам расчетных координат...

Номер патента: 818316

Опубликовано: 20.07.2000

Авторы: Баранов, Григорьев, Николаев, Орлов, Свинухов, Успенский

МПК: G06F 7/548

Метки: арифметическое

Арифметическое устройство, содержащее сдвигающие регистры, сумматоры-вычитатели, коммутирующие блоки, причем выходы разрядов первого и второго сдвигающих регистров соединены с входами первого и второго коммутирующих блоков соответственно, выходы первого, второго и третьего сумматоров-вычитателей соединены с первым, вторым и третьим выходами устройства соответственно, выходы первого и третьего сумматоров-вычитателей соединены с входами первого и третьего сдвигающих регистров соответственно, выходы младших разрядов второго и третьего сдвигающих регистров соединены с первыми входами второго и третьего сумматоров-вычитателей соответственно, отличающееся тем, что, с целью расширения...