Устройство для вычисления функций

союз советснихСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН П 9) П) 1151) 0 06 АНИЕ ИЗОБРЕТЕНИ етельство СССР/548, 1978 осуддрственный комитет сссрО делАм изОБРетений и Отнрытий К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Омский полйтехнический институт(54)(57) УСТРОЙСТВО ДЛЯ ВВ)ЧИСЛЕНИЯФУН 1(Ц 11 Й, содержащее регистр старшихразрядов первого аргумента, регистрмладших разрядов первого аргумента, первый и второй блоки памяти,первый и второй блоки умножения ипервый блок суммирования, причем ад-ресные входы первого и второго блоков памяти подключены к выходу регистра старших разрядов первогоаргумента, выход первого блока умножения соединен с информационнымвходом первого блока суммирования,о т л и ч а ю щ е е с я тем, что,с целью расширения функциональныхвозможностей устройства путем вычисления Функций двух переменных,в него дополнительно введены первый, второй и третий коммутаторы,первый и второй буферные регистры,второй блок суммирования, регистрвторого аргумента и блок синхронизации, причем информационный вход второго блока суммирования соединен с выходом второго блока умножения и информационным входом первого буферного регистра, выход которого подключен к первому информационному входу первого коммутатора, второй информационный вход которого сое динен с выходом первого блока памяти, а выход - с первым информационным входом первого блока умножения, информационный вход второго буферного регистра подключен к выходу первого блока умножения, а выход соединен с первым информационным входом второго коммутатора, второй информационный вход которого подключен к выходу второго блока памя- щС ти, а выход соединен с первым информационным входом второго блока умножения, второй информационный вход которого подключен к второму инфор- С, мационному входу первого блока умножения и к выходу третьего комму- ф татора, первый и второй информационные входы которого подключены соответственно к выходам регистра млад ших разрядов первого аргумента и регистра второго аргумента, первый и второй выходы блока синхронизации соединены соответственно с первыми и вторыми управляющими входами первого, второго и третьего коммутаторов, первого и второго блоков суммирования и первыми управ,ляющими входами первого и второго буФерных регистров.1 зобретенпе относится к вычислительной технике и может быть использовано для одновременного вычисления функций Г.1(Х, У), Г (Х,У)от двух переменных Х и у , в частности для аппаратурного преобразования полярных координат в декартовые координаты.11 звестно устройство для вычисления функций, содержащее входнойрегистр, два блока памяти, блок 10умножения, сумматор и выходной регистр 13Наиболее близким техническим решением к изобретению является устройство для вычисления функций, содержащее первый и второй блок памяти,входы которого соединены с регистром старших разрядов первогоаргумента, регистр младших разрядов первого аргумента, регистр второго аргумента, первый блок умножения, выход которого подключен кпервому блоку суммирования и второй блок умножения 1.23.Недостатком известных устройствявляется ограниченность областиих применения классом функций одного переменного.Пель изобретения - расширениефункциональных возможностей устройства путем вычисления функций ЗОдвух переменных.Поставленная цель достигаетсятем, что в устройство для вычисления функций, содержащее регистрстарших разрядов первого аргумента, регистр младших разрядов пер -вого аргумента, первый и второйблоки памяти, первый и второй блоки умножения и первый блок суммирования, причем адресные входы первого и второго блоков памяти подключены к выходу регистра старших разрядов первого аргумента,выход первого блока умножения соединен с информационным входом первого блока суммирования, дополнительно введены первый, второй итретий коммутаторы, первый и второйбуферные регистрМ, второй блок суммирования, регистр второго аргумента и блок синхронизации, причеминформационный вход второго блокасуммирования соединен с выходом второго блока умножения и информационбным входом первого буферного регистра, выход которого подключен к первому информационному входу первогокоммутатора, вторбй информационныйвход которого соединен с выходомпервого блока памяти, а выход - спервым информационным входом первого блока умножения, информационныйвход второго буферного регистраподключен к выходу первого блокаумножения, а выход соединен с первым информационным входом второго 65 коммутатора, второй информационныйвход которого подключен к выходувторого блока памяти, а выход соединен с первым информационным входом второго блока умножения, второй ИНформационный вход которого подключен к второму информационному входу первого блока умножения и к выходу третьего коммутатора, первый и второй информационные входы которого подключены соответственнок выходам регистра младших разрядов первого аргумента и регистра второго аргумента, первый и второй выходы блока синхронизации соеди 6 нены соответственно с первыми и вторыми управляющими входами первого, второго и третьего коммутаторов, первого и второго блоков суммирования и первыми управляющимивходами первого и второго буферныхрегистров.На чертеже показана блок-схема .устройства для вычисления функций.Устройство содержит регистр 1старших разрядов первого аргумента, регистр 2 младших разрядов первого аргумента, регистр 3 второго аргумента, первый блок 4 памяти, второйблок 5 памяти, первый блок 6 умножения, второй блок 7 умножения, первый, второй и третий коммутаторы 8-10, первый буферный регистр 11, второй буферный регистр 12,первый блок 13 суммирования, второйблок 14 суммирования, блок 15 синхронизации с выходами 16 и 17.Регистр 1 старших разрядов первого аргумента через первый и второй блоки 4 и 5 памяти соединен соответственно с вторыми входами первого и второго коммутаторов 8 и 9. Регистр 2 младших разрядов первого аргумента и регистр 3 второго аргумента соединены соответственно с первым и вторым входами третьего коммутатора 10, выход которого подключен к вторым входам первого и второго блоков б и 7 умножения. Выход первого блока б умножения соединен с входом первого блока 13 суммирования и через второй буферный регистр 12 и первый вход второго коммутатора 9 - с первым входом второго блока 7 умножения, выход которого подключен к входу второго блока 14 суммирования и через первый буферный регистр11 и первый вход первого коммутатора 8 - к первому входу первого блока 6 умножения. Первый и второй выходы 16 и 17 блока 15 синхронизации соединены с управляющими входами первого, второго и третьего коммутаторов 8-10, с первым и вторым буферными регистрами 11 и 12, а также с первым и вторым блоками 13 и 14 суммирования.г(х, т) = й(х )т+дх гд(х ). т е (х,т) = г (х.) т - дх г(х )5 где Хопределяется старшили разрядами аргумента Х, а йХ определяется младшими разрядами аргумента Х.Если Х = 01 ХХп/ то ХОДХ..Х для некоторого параметра Ф, который, как показывают расчеты, может быть выбран таким образом, что соотношение (1) выполняетсяс погрешностью, выходящей за пределы используелюй разрядной сетки.Для функций преобразования полярных координат в декартовые отсюда имеем 10 Вычисление значений функцийГ(Х, 1), 3"2(х, у) производится наоснове соотношений Х = г,сов Фо - Д 9 г, вз.про1 = г в 1 п Ме+ ДЧ Г соево.Устройство работает в два такта.Рассмотрим его работу на примере укаэанных преобразований, При этом в первом и втором блоках памяти хранятся соответственно таблицы значений совв 1 пВ течение первого такта по сигналу с первого выхода 16 блока 15 синхронизации, втором и третьем коммутаторах информация поступает и передается на выход с вторых вхадов. В результате этого образующиеся на выходах первого и второго блоков 4 и 5 памяти значения совв 1 пЮО поступают соответственно на первые входы первого и второго блоков б и 7 умножения, а на вторые их входы через третий коммутатор поступает значение г с регистра второго аргумента и, как следствие, на выходе блоков б и 7 умножения образуются значения г,сов 1,. и г вап Фо, запоминаемые в йервом, втором блоках 13, 14 суммирования 202530354045 и в первом, втором буферных регистрах 11, 12.Во втором такте по следующему сигналу с второго выхода 17 блока 15 синхронизации первый, второй и третий коммутаторы 8-10 переключаются на прием информации с первых входов. Поэтому на первые входы первого и второго блоков б и 7 умножения поступают соответственно величины гвдпо и г сово, а на вторые их входы через третий коммутатор 10 с регистра 2 младших разрядов первого аргумента передается значение ДМ . В результате на входах первого и второго блоков 13 и 14 суммирования образуются значения д г в 1 пМо и дМ Г совд, кОторые в этом такте складываются с хранящимися в указанных блоках значениями г совс и г впЧ, , причем по сигналу второго такта на первый блок 13 суммирования сложение на нем выполняется с отрицательным знаком, с образованием на выходе согласно (2) значений г сов и г в 1 пВычисленные значения функций хранятся в первом и втором блоках суммирования.Время Т вычисления указанных функций, в частности значений преобразований координат, на данном устройстве определяется соотношениемТ ы + 2 Тэл, + Тсл,где Т,б - время выборки из блоков,памяти;Тчм - время умножения;Тс, - время суммированияПредлагаемое устройство можно использовать непосредственно для тех же целей,. что и прототип, если на регистр второго:аргумента предварительно занести значение г = 1. Кроме того, данное устройство в состоянии реализовать широкий класс фундций от двух переменных, чего не может делать прототип.1078427 Составитель В. ГапоновРедактор С. Пекарь Техред С.Мигунова Корректор О. Билак Подписное ка лиал ППП "Патент", г. Ужгород, ул. Проектн з 964/42 ВНИИПИ Государ по делам иэ 113035, Москва, Тираж 699венного комитеретений и откры35, Раушская н СССРийд, 4/