Устройство для вычисления функций синуса и косинуса

1001093 3входами блоков памяти второй выходЯпервого блока памяти соединен с первыми входами второго и третьего умножителей, второй вход третьего умножителя соединен с выходом второго блока памяти, выход третьего блока памяти соединен с вторым входом второго и первым входом четвертого умножителей, второй вход четвертого умножителя соединен с первым выходом первого блока 10 памяти, информационный вход которого соединен с входом опорного значения функции устройства, выходы третьего и четвертого умножителей соединены с входами вычитателя, выход которого со единен с информационным входом второго блока памяти и выходом косинуса устройства, выход сумматора соединен с информационным входом третьего блока памяти, 20 Блок управления содержит элемент И,счетчик, группу элементов НЕ, сумматорпо модулю два и элемент И-НЕ, вход ивыход которого соединены соответственно дс выходом сумматора по модулю два ипервым входом элемента И, второй входи выход которого соединены соответственно с вторым входом блока управления и входом счетчика, выходы разрядовкоторого через соответствующие элементы НЕ группы соединены с первой группой разрядных входов сумматора по мсдулю два вторая группа которых соединена с первым входом блока управления,выход которого соединен с выходом эле 3мента И.На фиг, 1 представлена блок-схемаустройства, на фиг. 2 - вариант реализации блока управления,40Устройство для вычисления функцийсинуса и косинуса содержит блок 1 управления, блоки 2 и 3 памяти, умножители4, сумматор 5, вычислитель 6, выходы7 блока 2 памяти. Цифры в скобках по45казывают аналогичность реализации указанных блоков,1 4На первом такте работы устройства на вход 8 поступает аргумент данной функции, Данный аргумент и значение, записанное в счетчике 11, симмируются в сумматоре 9 по модулю два, причем в сумматор 9 из счетчика 11 поступаетинверсное значение, При несовпадении значений, подаваемых на сумматор 9, на выходе группы И-НЕ 13 получаем "1". Зтот сигнал поступает на элемент И12 и при подаче на вход 15 синхроимпульс попадает в счетчик 11, блок 2 памяти и блоки 3 (1) и 3 (2) памяти. На выходе 7(1) блока 2 памяти, при поступлении на него сигнала, получаем 5 и 1, на выходе 7( 2) - значение со 5о1 . Значение 51 п 1 подается с выхода о7(1) блока 2 на входы умножителей 4(2) и 4(4), значение сов 1 - на входы умножителей 4(1) и 4(3), В этоже время из блока 3(1) памяти по сигналу, идущему с блока 1 управления, поступает на вход умножителей 4(1) и 4(4) записанный рвнее О, из блока 3(2) памяти на вход умножителей 4(2) и 4(3)- записанная ранее 1, Полученное на вью ходе умножителя 4(2) значение 310 1 поступаетчерез сумматор 5 в блок 3(1) памяти, Полученное на выходе умножителя 4(3) значение со 5 1 поступает чеорез вычислитель 6 в блок 3(2) памяти, На втором такте работы цифрового преобразователя снова происходит суммирование по модулю два аргумента и кода, записанного в счетчике, В случае их неравенства на выходах элемента И-НЕ снова получаем сигнал, поступающий в счетчик 11, блок 2 памяти, блоки 3(1) и 3(2) памяти, Пи этом с выхода 7(1) полученный Ваап 1 подается на входы умножителей 4(2) и 4(3), полученноеозначение сов 1 поступает на входы умножителей 4(1) и 4(4). Из блока 3 (1) памяти поступает на вход умножителей 4(1) и 4(4) значение Б 1 п 1, из блока 3(2) памяти поступает на вход умножителей 4(2) и 4(3) значение со 5 1 о, Блок 1 управления содержит вход 8аргумента сумматор 9 по модулю два,группу 10 элементов НЕ, счетчик 11элемент И 12, элемент И-НЕ 13, выход14 и вход 15 тактовых импульсов,Работу устройства рассмотрим на примере, Пусть необходимо вычислить синуси косинус угла 10 ф, На информационном фзвходе блока 2 памяти имеем значение51 о 1 и со 5 1 . Блок 2 памяти можето обыть выполнен на группе элементов И. После перемножения соответствующие произведения поступают на сумматор 5 и вычитатель 6, На выходе сумматора 5 получаем значение 51 г 1 2, на выходе вычитателя 6 - значение сов 2, котоые заносятся соответственно в блоки 3(1) и 3(2) памяти.На следующих тактах работы преобразователя находим синус и косинус 3 Ъ. и 4 и так далее до значения аргумента, синус и косинус которого нуж5 100 но опредечить, При равенствеэнаф чения, записанного в счетчике, со значением аргумента на выходе элемента И-НЕ появляется О, устройство прекращает свою работу и на его выходе будут значения синуса и косинуса аргумента, подаваемогр на вход устройства, Чис. ло тактов работы определяется величиной аргумента и выбранным шагом,1093 бвым входом четвертого умножителей, второй вход четвертого умножителя соединенс первым выходом первого блока памяти,информационный вход которого соединен,с входом опорного значения функпии устройства, выходы третьего и четвертогоумножителей соединены с входами вычитбьтели, выход которого соединенс информационным входом второго блока памяти10 и выходом косинуса устройства, выходсумматора соединен с информационнымвходом третьего блока памяти.2. Устройство по п.1, о т л и ч а -ю ш е е с я тем, что, блок управле 15 ния содержит элемент И, счетчик, гтуппуэлементов НЕ, сумматор по модулю дваи элемент И-НЕ, вход и выход которогосоединены соответственно с выходом сумматора по модулю два и первым входом20 элемента И, второй вход и выход которого соединены соответственно с вторымвходом блока управления и входом счетчика, выходы которого через соответствующие элементы НЕ группы соединены25 с первой группой разрядных входов сумматора по модулю два, вторая группакоторых соединена с первым входом блока управления, выход которого соединен.с выходом элемента И,30 Формула изобретения 1, Устройство для вычисления функций синуса и косинуса, содержашее три блока памяти, два умножителя и сумматор, входы которого соединены с выходами первого и второго умножителей, первый й второй входы первого умножителя соединены соответственно с первым влкодом первого блока памяти и выходом второго блока памяти, выход сумматора соединен с выходом синуса устройства, о т л и ч а ю ш е е с я тем, что, с иелью увеличения точности вычисления, в него введены третий и четвертый умножители, вычнтатель и блок управления, первый и второй входы которого соединеньг соответственно с входом аргумента и тактовым входом устройства, выход блока управления соединен с управляю шими входами блоков памяти, второй выход первого блока памяти соединен с первыми входами второго и третьего умножителей, второй вход третьего умножителя соединен с выходом второго блока памяти, выход третьего блока памяти соединен с вторым входом второго и перИсточники информапии,принятые во внимание при экспертизе1, Оранский А, М. Аппаратные методы в пифровой вычислительной технике,с, 49-50, рис, 2.6.2. Смолов В, Б, функциональные преобразователи информации, Л., Энергоиздат с, 30, рис. 2.8 (прототип).