Делительное устройство

Союз СоветскихСоцкапистнческниРеспублик ОП ИКАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1781810(51)М, Кл,Ст 06 Р 7/3 2) Заявлено 19.03,79 (21) 2739379/1 рисоелинением заявки Рй сударстввинын комитет СССР риоритстпубл и ковано 23.11.8 ло делам иэооретеии и отиритий Бктллетеиь лр 4 УД К 681 325(088.8) ата опубликования описания 23,(72) Айторы иэобретени ский и В. А. Мамченко Самойлов,итут электродинамики АН Украинской ССР) Заявитель ЬНОЕ УСТРОЙСТВО 54) ДЕ ность строить ные проблемно сс деления осьного исчислеИ+У.атурмеж.0 частного делителя делимого, вформула диния эс - приращеникак точная о время,ференциаль",т +д х=7. Ь нз-за отбрасывания в нем происходтггмере вычислений. зобретения является еленин,Однак бМ ь ности по величиныакопление погреш вышение то Целью иости вычи Изобретение относится к вычислительнойтехнике и может быть использовано в аналогоцифровых вычислительных системах,Известно цифровое устройство для делениячисел, поступаюних в устройство параллельнымкодом, содержащее цифровые блоки, реализующие операции запоминания, сложения, сдвигаи др. 1.Недостаток устроиства - большие алларные затраты на организацию канала связиду цифровыми блоками.Наиболее близким к предлагаемому явля.ется делительное устройство, которое даетвозможность вычислить одноразрядные прираще.ния частного при поступлении на его вход од 1поразрядных приращений делимого и делителя,что позволяет, по сравнению с цифровымиустройствами для деления чисел, поступающихв устройство параллельным кодом, уменьшитьзатраты оборудования на организацию каналовсвязи с другими подобными устройствами, т.е.упростить системную связь. Например, вычислительная структура с составной частью извест.ного устройства позволяет распараллелить процесс вычислении, что дает воэм достаточно высокопроиэводитель ориентированные процессоры 2В известном устройстве проц нован на формуле дифференциа7818Поставленная цель достигается тем, что вделительное.устройство, содержащее счетчик делителя, счетчик частного, блок умножения вели.чины на единичное приращение и накапливаю.щий сумматор, вход которого соединен с вы.ходом блока умножения величины на единичноеприращение, введены элемент задержки, коммутатор, два элемента ИЛИ, счетчик старших разрядов невязки, формирователь единичных приращений частного, причем вход элемента задержки соединен с входом единичных приращений делителя делительного устройства, выходэлемента задержки соединен с входом счетчика делителя и одним из входов первого элемента ИЛИ, другой вход которого соединен с входом счетчика частного, а выход соединен спервым входом блока умножения величинына единичное приращение, входы коммутаторасоединены соответственно с выходами счетчиковделителя и частного, а выход соединен со вто 20рым входом блока умножения величины наединичное приращение, выход накапливающегосумматора соединен с одним из входов второго элемента ИЛИ, другой вход которого соединен с входом единячных приращений дели.25мого делительного устройства, вход счетчикастарших разрядов невязки соединен с выходомвторого элемента ИЛИ, один вход формирова.теля единичного приращения частного соединенсо знаковым разрядом счетчика старших раз 30рядов невязки, другой вход соединен с выходом знакового разряда счетчика делителя, выход формирователя единичных приращенийчастного соединен с входом счетчика частного,На чертеже изображена блок. схема делитель.ного устройства,35Устройство состоит из счетчика 1 частного, счетчика 2 делителя, коммутатора 3, блока 4 умножения величины на единичное приращение, накапливающего сумматора 5, счетчика 6 стар ших разрядов навязки, формирователя 7 единичного приращения частного, первого элемента ИЛИ 8, второго элемента ИЛИ 9, элемен.та 10 задержки.Вход элемента 10 задержки соединен с входом 11 единичных приращений делителя. Вход счетчика 2 делителя соединен с выходом элемента 10 задержки, Вход счетчика 1 частного соединен с выходом формирователя 7 единич.ного приращения частного. Один вход первого элемента ИЛИ 8 соединен с выходом элемента 10 задержки, а другой соединен с выходом формирователя 7 единичного приращения частного. Один вход коммутатора соединен с вы.ходом счетчика 2 делителя, а другой вход сое. динен с выходом счетчика 1 частного. Один вход блока 4 умножения величины на единичное приращение соединен с выходом первого элемента ИЛИ 8, а другой вход соединен с вы. 10 4ходом коммутатора 3. Вход накапливающегосумматора 5 соединен с выходом блока 4 умножения величины на единичное приращение,Один вход второго элемента ИЛИ 9 соединес входом 12 единичных приращений делимого,а другой - с выходом переполнений накапливающего сумматора 5. Вход счетчика 6 старшихразрядов невязки соединен с выходом второгоэлемента ИЛИ 9. Один вход формирователяединичных приращений частного соединен со зна.ковым разрядом счетчика 6 старших разрядовневязки, а другой соединен с знаковым разрядом счетчика делителя.Устройство производит умножение в соответствии со следующей системой уравнений-811(ГП ) (1) (с) ( с)(к), (к-), (к) (к) (к) (к) (к)Устройство работает следующим образом.Перед началом вычисления счетчики и накапливающий сумматор устанавливаются в нулевоесостояние, После этого одновременно на входустройства поступают приращения делимогои делителя и вырабатывается единичное прира.щение частного,Подготовка устройства к выдаче единичногоприращения частного производится за одинцикл, который выполняется за два такта. Напервом такте реализуются формулы (1),(2) и (3). На выходе формирователя 7 единич.ного приращения частного появляется единичное приращение частного О, данные дляпоявления которого вычислены за предыдущийцикл, знак его положительный, если знаки(к) (к- ф 1Й и Ъ совпадают, и отрицательный,если знаки различны, Единичное приращениеделимого поступает через второй элемент ИЛИ 9на вход счетчика старших разрядов невязки,а в счетчике старших разрядов невязки. и на.капливающем сумматоре формируется величина(к-1 сЕдиничное приращение д 2.поступаетна вход первого элемента ИЛИ 8 и на входсчетчика частного, где формируется величина(К7+ й 2, и с выхода первого элемента ИЛИ 8 единичное приращение Ьпоступает на вход блока 4 умножения величины на единичное приращение, На другой вход781810блока 4 умнбжения величины на единичное приращение с коммутатора 3 поступает величи.нз Ь " и на выходе этого блока формируется величина 6с большим временем непрерывного моделирова.ния процесса, где при большом числе итерацийне должно происходить накопления погреш.ности, Полученная величина поступает на вход накапли. ваюшего сумматора 5, и в накапливающем сумматоре 5 и счетчике старших разрядов невязки 6 формируется величина10(к) (к-) (к) у(к-) , (к-)2. =Е - Ьх -у А ВПЕ6 го у(После окончания переходных процессов в накапливающем сумматоре 5 и счетчике 6 старших разрядов невязки начинается второй такт.На вгором такте реализуются формулы (4) и (5), С выхода элемента 10 задержки единич.20 ное приращение делителя ду( поступает на вход счетчика 2 делителя, где формируется ве. личина у(Ч у(1 ")у(К) Кроме этого,25 через первый элемент ИЛИ 8 единичное приращение М " поступает на вход блока 4 умножения величины на единичное приращение. Частное 2,( со счетчика 1 частного поступает через коммутатор 3 на вход блока 4 умножения величины на единичное приращение, с выхода30 которого величина 312 ьЪ поступает на вход накапливающего сумматора 5. В накапливающем сумматоре 5 и в счетчике 6 старших разрядов невязки формируется величина35(к) (к) (к) 1 к)Частное находится тогда,когда единичное приращение делителя, делимогои частного после каждого цикла меняет знак,т.е. когда в счетчике делителя хранится вели. 40чина, равная задаваемой величине делителя илименьше ее на единичное приращение, в счетчикечастного хранится найденная величина частного,а невязка %после каждого цикла меняетзнак. Алгебраическая сумма приращений, вы.данных с формирователя единичных приращенийчастного, равная искомой величине частного,выдается в другое устройство, Устройство позво.ляет получать частное без накопления погреш.ности по мере вычислений.50Использование устройства целесообразно дляпостроения блочных вычислительных структур Формула изобретенияДелительное устройство, содержагцее счетчик делителя, счетчик частного, блок умножения величины на единичное приращение и накапливающий сумматор, вход которого соединен с выходом блока умножения величины на единичное приращение, о т л и ч а ю щ е е с я тем, что, с целью повышения точности, в него введены элемент задержки, коммутатор, два элемента ИЛИ, счетчик старших разрядов не. вязки, формирователь единичных приращений частного, причем вход элемента задержки соеди. нен с входом единичных приращений делителя делительного устройства, выход элемента за. держки соединен с входом счетчика делителя и одним из входов первого элемента ИЛИ, другой вход которого соединен с входом счетчика частного, а выход соединен с первым входом блока умножения на единичное прираще. ние, входы коммутатора соединены соответственно с выходами счетчиков делителя и частного, а выход соединен со вторым входом блока умножения величины на единичное приращение, выход накапливающего сумматора соединен с одним иэ входов второго элемента ИЛИ, друтой вход которого соединен с входом единичных приращений делимого делительного устройства, вход счетчика старших разрядов невязки соединен с выходом второго элемента ИЛИ, один вход формирователя единичного приращения частного соединен со знаковым разрядом счетчика старших разрядов невязки, другой вход соединен с выходом знакового разряда счетчика делителя, выход формирователя единичных приращений частного соединен с входом счетчика частного.Источники информации,принятые во внимание при экспертизе1: Авторское свидетельство СССР Мф 549808,кл. 6 Об Е 7/50, 1975.2, Неслуховский К, С. Цифровые дифференциальные. анализаторы. М "Машиностроение", 1968, с. 92-94, рис. 28 (прототип).Реда к мее акаэ 8136/54 Подписное Проектная П "Патент", г, Ужгоро фили Тираж 751 ВНИИПИ Государственного ко по делам изобретений и отк 13035, Москва, Ж - 35, Раушскмнтета СССРгтий наб д. 4/5 ректор М, Вигула