Матричный вычислитель

то 1а ма- О ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ ГКНТ СССР А ВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Институт проблем моделированияв энергетике АН УССР72) А.И,Стасюк, Г,С.Григоряни В.СМазурчук(56) Пухов Г.Е Евдокимов В.Ф.,Синьков М.В. Разрядно-анадоговыевычислительные системы. - М.: Советское радио, 1978,Стасюк А.И. Однородные многофункциональные матричные процессорыКиев, 1983, АН УССР. Институт э:,ектродинамики, М 35 1, с. 9, рис.(57) Изобретение относится к вычислительной технике и может быть использовано в качестве звеньев спецИзобретение относится к вьгчислительной технике и может быть использовано в качестве звеньев спецпроцессора, вычисляющего значения функций методом непрерывных дробей Эйлера, или автономно - для определениязначения выражения С= г 2 г/(а+ху).Цель изобретения - расширениефункциональных возможностей за счетвычисления элементов непрерывнойдроби Эйлера,На фиг.1 представлена блок-схемаматричного вычислителя для случая,когда разрядность операндов и = 6;на фиг.2 - схема реализации блокавычисления разряда результата; нафиг.3 - схема реализации блока вычис, ,Я 21672470 А 1 проц вычисляющего значенияфункц тодом непрерывных дробейЭйлера, или для определения значениявыражения с = г /(а+ху). Изобретениеявляется дальнейшим усовершенствованием матричного процессора, вычисляющего зависимость с = х /г. Цельюизобретения является расширение функциональных возможностей процессораза счет вычисления элемента непрерывной дроби Эйлера, Поставленнаяцель достигается тем, что матричныйвычислитель содержит и блоков вычисл.ния разрядов результата (и - разрядность операндов), и блоков вычисления первых компонент произведения, и блоков вычисления компонентделимого, иблоков выделения врых компонент произведения и сумтор компонент, 5 ил,ления второй компоненты произведения; на фиг.4 - схема реализации блока вычисления первой компоненты произведения; на фиг.5 - схема реализации блока вычисления компоненты делимого,Матричный вычислитель содержит блоки 1вычисления разрядов результата, блоки 2 (1) вычисления первых компонент произведения, блоки 3 (1) вычисления компонент делимого, где 1 = 1,и, и - разрядность операндов (цифрами в скобках показаны порядковые номера блоков, узлов, элементов, входов, выходов), блоки 4(К) вычисления компонент произведения, где К = 1, и, сумматор 5 компонент, выходы 6 (1) разрядов знаков резуль 1672470тата, выходы 7 (1) разрядов результата, вход 8 второго сомножителя, входы 9разрядов первого сомножителя, входы 10 (1) разрядов третьего сомножителя, вход 11 четвертого сомножителя, вход 12 константы, вход 13 операции блока вычисления разряда результата вход 14 переноса, вход 15 шага вычисления и вход 16 режима блока 1 вычисления результата, выход 17 знакового разряда блока 1 вычисления разряда результата, вход 18 операции блока 4 вычисления второй компоненты произведения, выход 19 переноса блока вычисления разряда результата, выход 20 шага вычисления блока 1 вычисления разряда результата, выход 21 косвенного значения разряда блока 1 вычисления разряда результата, вход 22 косвенного значения разряда блока 4 вычисления второй компоненты произведения, выход 23 разряда результата блока 1 вычисления разряде результата, вход 24 компоненты делимого блока 1 вычисления разряда результата, выход 25 компоненты делимого блока 3 вычисления компоненты делимого, вход. 26 суммы блока вычисления разряда результата, выход 27 суммы блока 2 вычисления первой компоненты произведения, вход 28 второй компоненты блока 1 вычисления разряда результата, выход 29 второй компоненты блока 4 вычисления второй компоненты произведения, выход 30 вектора первой компоненты блока 2 вычисления первой компоненты произведения, вход 31 вектора первой компоненты блока 2 вычисления первой компоненты произведения, вход 32 второго40 сомножителя блока 2 вычисления первой компоненты произведения, вход 33 константы блока 2 вычисления первой компоненты произведения, вход 34 разряда первого сомножителя блока 2 вычис 45 ления первой компоненты произведения, вход 35 разряда первого сомножителя блока 4 вычисления второй компоненты произведения, выход 36 вектора второй компоненты блока 4 вычисления второй компоненты произведения, вход 37 вектора второй компоненты блока 4 вычисления второй компоненты произведения, вход 38 второго сомножителя блока 4 вычисления второй компоненты произведения, выход 39 вектора делимого блока вычисления компоненты делимого, вход 40 вектора делимого блока 3 вычисления компоненты делимого, вход 41 разряда третьего сомножителя блока 3 вычисления компоненты делимого, вход 42 предыдущего разряда третьего сомножителя блока 3 вычисления компонент делимого, первый вход 43 четвертого сомножителя блока 3 вычисления компоненты делимого, второй вход 44 четвертого сомножителя блока 3 вычисления компоненты делимого.Блок 1 разряда результата предназначен для реализации очередного шага вычисления с целью определения значения и знака разряда результата, а также обеспечения необходимом выходных сигналов для следующих блоков и содержит (фиг.2) п-разрядный сумматор-вычитатель 45, п-разрядные сумматоры 46-49, первый и второй блоки по и элементов И 50 и 51, элементИСКЛЮЧАЮЦЕЕ ИЛИ 52, одноразрядный сумматор 53, элементы И 54-57, элемент И-НЕ 58, элемент ИЛИ 59 и элементы НЕ 60 и 61.Блок 2 первой компоненты произведения предназначен для определения на каждом шаге вычисления значения вектора первой компоненты и результата его сложения с разрядным вектором константы и содержит (фиг.4) п-разрядные сумматоры 62 и 63, блоки из п элементов И 64.Блок 3 компоненты делимого предназначен для формирования на каждом шаге вычисления вектора делимого и вычисления компоненты делимого и содержит (фиг.5) элемент НЕ 65, первый и второй блоки по и элементов И 66 и 67, и-разрядный сумматор 68, и-разрядный сумматор 68, и-разрядный сумматор-вычитатель 69.Блок 4 второй компоненты произведения предназначен для определения на каждом шаге вычисления значения вектора второй компоненты и вычисления второй компоненты произведения и содержит (фиг.3) первый блок из и элементов И 70, и-разрядный сумматорвычитатель 71, второй блок из и элементов И 72,Работу матричного вычислителя поясним на примере, когда разрядность операндов и = 6.Непрерывная дробь Эйлера записывается как(2)х 2 х х где г 3 25 Между ними существует зависимость3 (О(. +М х аз 2 э х М, +О(.хз х Об г 4 Э 3 4 г+гг хО( хО( 4 Ф хК Представим ее в виде скобок Гор- нера Из выражения (2) вытекает, что если моделировать вычислитель, реализующий зависимость вида г 2либо г 2 г - Ыа+О(.":у)=О,а+ху(3)то на его основе можно построить дру,гой, вычисляющий непрерывную дробьЭйлера с заданной точностью.Запишем выражение (3) в раэрядноинтерпретированной форме+2 О(, х ) (4)ч чгде а О(. - РазРядные векторы константы а и результата М, записываемые в виде ччч чгде х,у,г и О(. - разрядные матрицы соответственно первого сомножителя х, второго сомножителя у,четвертого сомножителя и результата О,котоРые представляют собой ленточную матрицу, столбцами которой являются разрядные векторы чисел.Разрядная матрица первого сомножителя х имеет следующие вид (п=З)( разрядные векторы матрицыквадрата третьего сомножителя чЯх - разрядный вектор первого сомножителя х, формируемыйследующим образомЛ г Э += х х х: х при 2. По методу разрядной декомпозицииС помощью выражения (4) организуем вьг 1 ислении в виде рекуррентных процедур, каждая из которых является моделью разрядного уравнении,11 1 1 -2х+ (22.1ф(, + О 1 2т+ Каждая последу:щая компонента не 111у, = у - 2 . х + (21 1 Реэульта вычислений образуетси в знаковом ко.е, г Ричем .-й компоненте 45 вектора ( присваивается знак Б,.Матричный вычислитть элемента непрерывной дроби Эйлера работает следующим образом.На вход 30 подаетси знаЧение кон - станты и. На входи 33 1) - 33 (6)/ 5 подаются значения разрядов первого сомножителя х, на вход 28 - значение второго сомножителя у, на входы 41(1)- 41(Ь) - значения разрядов третьего55 сомножителя к, на вход 43 - значение четвертого сомножителя г.Следует отметить, что одноразрядный сумматор 49 и логически элеменПервое разрядное уравнение для определения значения старшего разрядда искомого вектора О, формируется следующим образом известно 1 о вектора определяется как ты НЕ 46, И 48, 50, 51 и 52, И-НЕ 47 и ИЛИ 53 выполняют логическую функ 1цию М= БАР;,У БЛ(Р(,+ 0( + Р ), где Р - перенос,Блоки 2 вычисления первых компонент произведения вычисляют значении векторов первых компонент 2 и результаты их сложении с соответствующим значением разрядного вектора константы 2а. Блоки 3 вычисления компонент делимого формируют векторы делимого Ц 1 и значения компонент делимогоБлоки 4 вычисления вторых компоне" произведения вычисляют значения)1672 г 70 25 30 2 тг) 44 Вторых компонент 2 ф х и47)л векторов второй кампонцты 2417 для чего используется асвенна значение разряда р( 5После окончания переходного процесса в схеме ца ее Выходах 18(1) 18(6) устанавливаютсл значения соатветствуюееедх разрядов результа га, а на выходах 12 ( ) -2 (6) - их соо гв е тств ующие з н аки.Вычислитель являетэя уциверсаль -ным в том аспекте, что в зависимости от значений входных переменных оц Вьгчисляет резульэаты альтрцативых Функций, таких как, цапрцмерг /(а+ху); г 2 /х 2; гг(а+х) 4 т,л . Формула изобретения Матричный вычислитль, са,:ержа 1 ий сумматор компонент, о т: и ч а ю ш и й с я тем что, с целью расширения Функциональных ьозлОжостей счет вычисленил элемен;а непрерывнойдроби Эйлера, в него введены и блоковвычисления разрядов результата, гдеи - разрядность огераеЕог, и блоковвычисления первых колпоцец цэаизведения, и блоков вычисления компонентделилОго, иблоков вычисления варых колпгонент праиэвегеция, пг,вход операции первого бэока ье Нсления разряда р зуль;ата са.дицасвходам логической е 1;игИц Выч Лц ля, вход пере.Оса, ход ш гг Вьесения и вход реэезэма первого блока вычисления разряда реэуэьтата соединены с входом логического нуля Вычдсэ 1 телл, выход знакового разряда э - го бло ка вычисления разряда, 1=1,2 ,п, соединен с входом операции (1+1)-го блока Вычисления в гОрскомОцецы произведения, с входом операции ивходам режима (1+1)-го блока вьгчисления разряда результата и Выходомзнака соответствуюцега разряд результата ВЫЧИСЛИТЕЛЯ, ВЫХОД ПЕРЕНГ Са 1-Габлока вычисления разря.а резул татасоединен с входол переноса (,+1)-га 50блока вьечи ленцл разряда результата,выход шага вычпслени". 1 го блока вычисления разряг резульдата соединенс входом шага вычисления.(1+1)-гоблока Вычислени 5 разряда результата, 55выход косвенного значен 4 Я разряда.-га блока вычисления разряда результата соединен с входом ка.виного зцдченця разряда 1-го блока ць числец ия и торой клгОЕ е т произ г елен ияВыход разряда рд зультаэ а 1-го Гль ка вычисления разряда результата содицец с выходом сао 1 етствущ 1 о разряда результата вычислителя, вход кампоннты делимого и. рваго блока иыч;сл ция разряда результада с .Дицн с вьКодом сумматора колпацецт, вхдка;поненты делимого ш-го блока вычисленцл разряда результата, где ге - 2 3 .т и 1 саелпцен с ВыхОдОм лгоненты делимога (и+1)-го бэОка Вычисления компонецть де.эелОго, входкомпоненты делимого и-га блока вычислецпя разряда рзультата соединен с вэ;оэол логическага нуля Вычислителя,1 ХОД С УМЛЕЫ Э Га ОЛОК а Е ЫЧ ПС 1 е Ия Га 3 -ряда рэуЛЬТНТа СОЕДИНц С ВЫХодам сулль 1-го блок вычисления 1 ерцой колцэоеНты произвдели. Вход Второкомпоценть 1-га бчэк;.;ыпс Еецця рэз рлдсд реэ ул 1 тета еаедгп 1 с Рьг;адамвторой компоненты 1-го блока Вычисления второй компоненты гтроцэцедешгл,вход второй компоненты и-го блока вычислеция разряда результата соег 41 ен с входом лагпческога 1 у:1 я 13 ычисл 1 те -ЛЯ, ВЫХОД ВЕКтвра ПрВОИ КОЛГаЕЕЕть 1-га блска вычпслця первой колпццты праегэеэ еде еиее со;и 1 е са сдг ц гам на (+1) разряд в стариц, младшцх с в;адом вектард .с рво Калпоее- ГЫ,1 тл) ) - 1 О бОКа ВЬР:СЛННЧ ПрГай комэееенты произведен д, вход 1.к гора первой компоненты первого блокавычисления первой компоненты проиэвепения сагецен с 1 ходом логического цуя вычисэпэтеля, вха,. второго сомножителе 1-га блока вычисления первой компоненты произведенЕя соединен с вха;ЕОМ ВтдрОГО СОМЦажетЛЯ ВЫЧИСЛИТЕ- ля со сдьигом ца 27 разряда в сторону .дды 11 у вход конс 1 аеетд, 1 Га бло - ка вьцисления пергэой компоненты праизвдсця соединен с входа. ацстацты вьгислитля св сдвигам на 1. разрядов в сторону лгладшех, вход разря,а перВ 1 а сам 1 Ожителл ( 1+1 ) Го Гака Вы числеия первой компоненты произведения соединен с входом разряда первогосаледожителя 1-го блока вычисления второй ко.поненты произведен.я ц с(3.+1) м разрядом вход пергэоа са множителя вычислителя, вход разрядапервого сомножителя первого блока выЧИСЛЕНИЯ ПЕРВОЙ КОМПОЕЕЦТЫ ПРОЕГЗДэЕдения соединен с входом первого разрядипервого сомножителя вычислителя, выход вектора второй компоненты К-го блокавычисления второй компоненты произведения, К 1,2 п, соединен со сдвигом на (К+2) разряда в сторону младших с входом вектора второй компоненты (К+1)-го блока вычисления второй компоненты произведения, вход вектора второй компоненты первого блока вычисления второй компоненты произведения соединен с входом логического нуля вычислителя, вход второго сомножителя К-го блока вычисления второй компоненты произведения соединен с входом второго сомножителя вычислителя со сдвигом на (2 К) разряд в сторону младших, выход вектора делимого (1+ )-го блока вычисления компоненты делимого соединен со сдвигом на один разряд в сторону младших с входом вектора делимого (1+2)-го блока вычисления компоненты делимого, выходы векторов делимого первого и второго блоков вычисления компонент делимого соединены соответственно с первым и вторым входами сумматора компонент, выход вектора делимого первого блока вычисления компоненты делимого соединен с входом вектора делимого второго блока вычисления компоненты делимого, вход вектора делимого первого блока вычисления компоненты делимогосоединен с входом логического нулявычислителя, вход разряда третьего 5сомножителя (+1)- го блока вычисления компоненты делимого и вход предыдущего разряда третьего сомножителя (+2)-го блока вычисления компоненты делимого объединены и соединены с выходом (1+1) - го разряда третьего сомножителя вычислителя, вход разряда третьего сомножителя первогоблока вычисления компоненты делимогосоединен с входом первого разрядатретьего сомножителя вычислителя,входы предыдущих разрядов первого ивторого блоков вычисления компонентыделимого соединены с входом логического нуля вычислителя, первый вход 20четвертого сомножителя 1-го блока вычисления компоненты делимого соединен с входом четвертого сомножителявычислителя со сдвигом на 2 д разрядов в сторону младших, второй вход 25 четвертого сомножителя -го блокавычисления компоиенты делимого соединен с входом четвертого сомножителявычислителя со сдвигом на (2 д) разрядов в сторону младших, первый ивторой входы четвертого сомножителяпервого и второго блоков вычислениякомпонент делимого соединены с входом логического нуля вычислителя,.Данко Техред Л.Сердшкова Корректор М.Демчик Редак оиэводст нно-иэдательский комбинат "Патент", г. Ужгород, ул. Гагарина, 1 Закаэ 2841НИИПИ Государственог113035 ираж 388комитета по иэобретеМосква, Б, Раушск Подписноеиям и открытиям при ГКНТ СССя наб., д, 4/5