Устройство для выполнения матричных операций

)5 6 06 Г 15/34 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ ССР сИСАНИЕ ИЗОБРОРСКОМУ СВИДЕТЕЛЬСТВУ О.Изобретение относится к автоматике и тания 15, элемент 16 вычислительной технике и может быть ис- элементов задержки пользовано в составе спецйализированных команд. вычислительных машин для И-декомпози- Устройство работает следую ции матриц. зом.Цель изобретения - расширение функ- Элементы разлагаем циональных возможностей за счет .)/де-, ступают на третий инфо композиции исходной матрицы. устройства, причем элемеНа фиг.1 изображена структурная схема т-м такте предлагаемого устройства; на фиг.2 - пример выполнейия вычислительного модуля; Т = (+)-2)а + (-1). на фиг.З - формы представления потоковданных. 8 устройстве формирУстройство (фиг,1) содержит За(е - ционных потока - А, В размерность обабатываемых матриц) вы- рых поступают соответ числительных модулей 1,11,3 п 1-2. Каждый вторые и третьи инфо вычислительный модуль (фиг.2) содержит вычислительных модул мультиплексоры 2 - 9, регистры 10-12, блоки ступления элементов ац, деления 13 умножения 14 и сложения-вычи- онных потоков А, В и С задержки, блок 17 ви регистр 18 памяти м обраой матрицы С пормационный вход нт с 1 подается на уются три информаи С, элементы котоственно на первые, рмационные входы ей 1. Моменты поЬ и с информацив вычислительный 1(71) Научно-исследовательский институтмногопроцессорных вычислительных систем при Таганрогском радиотехническом,институте им, В.Д. Калмыкова(56) Авторское свидетельство СССРЯ 1226484, кл. 0 06 Г 15/347, 1986.ЙаааИэйпап ,Ч, апб а., Бузилос Маях.Мцбрсатоп оп а Ипсаг аггау, - Ргос. 20-йАппа АегЫоп. Соп.Сопипоп,Соцпы-апбСоерм. Мопбсео. Ост 6 - 8, 1982, р.625 -626,.(54 устРОйство для выполненияМАТРИЧНЫХ ОПЕРАЦИЙ 2.(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении специализированных вычислительных машин, ориентированных на решение задач матричной алгебры. Цель изобретения - расширение функциональных возможностей за счет Ю-декомпозиции исходной матрицы. Цель изобретения достигается введением в каждый из Зв(а - размерность обрабатываемых матриц) вычислительных модулей устройства, образующих линейную систоли-. ческую структуру, дополнительных элементов - мультиплексоров, блока деления и регистра памяти команд, Последний позволяет изменять выполняемые вычислительным модулем функции в процессе вычислений, 3 ил., 1 табл.модуль с номером определяются соотношениямиТа щ (2 в)(в) + (И)в ++ (М)(в+1) + 2 И), где М - 1,Тс (1+)-2)в + (И) + (Зв-М)(в).Элементы этих информационных потоковпреобразуются в вычислительных модуляхустройства в соответствии с выражениями 10 при1 д,ой О) 1 айО) РРи зо -1 дсхЬ при 1 д 1 в И (д = И 1-в Сфвх при а 3 а и о Н 11-в) 15"Р,ь 3 ь,юг м Р 1)-3 Ь " 111 м) Ь х при 1 иЯ 1-в 20 входа Ьех при 1 ь+1 - к+ ,+1," Ъо =,1 о = 1 )С - В противном сЬЧае причем индексы элементов информационных потоков определяются соотношениями1 а Т -(2 в-З)(в) -(Т-(2 в)(вКМУв)а = (Т-(2 в-З)(гпКИИ)фв +1,1 ь (Т-(2 в)(в)-2(М)/(в+1) +1, 35Результирующие матрицы (. и Ч считываются соответственно с первого и второго выходов устройства в форме потоков А и В(11 = а 1, 01 = Ь ц),ФВ таблице приведен пример выполнения операции 1 Ч-декомпозиции матрицы Сдля случая гй = 3.Ф о рмул а изо бр е те н ияУстройство для выполнения матричныхопераций, содержащее линейку иэ Зввычислительных модулей (в - размерность обрабатываемых матриц), каждый из которыхсодержит умножитель, три регистра, элемент задержки и блок из вэлементовзадержки, причем первый и второй информационные входы устройства подключенысоответственно к первому и второму информационным входам первого вычислительного модуля, первый и второй выходы (Зв)-говычислительного модуля являются соответственно первым и вторым выходами устройства, третий выход и третийинформационный вход которого подключены соответственно к третьему выходу первого вычислительного модуля и третьему информационному входу (Зв)-го вычислительного модуля, первый, второй выходы и третий информационный вход 1-го вычислительного модуля (1 = 1, Зв) подключены соответственно к первому, второму информационным входам и третьему выходу (1+1)- го вычислительного. модуля, синхровход устройства подключен к синхровходам всех вычислительных модулей, в каждом вычислительном модуле первый, второй и третий выходы подключены соответственно к выходам первого регистра, элемента задержки и блока элементов задержки, выходы второго и третьего регистров подключены соответственно к входам элемента задержки и блока элементов задержки, о т л и ч а ю щ е ес я тем, что. с целью расширения функциональных возможностей за счет 1 Ч-декомпозиции исходной матрицы, каждый вычислительный модуль содержит восемьмул ьтиплексоров, сумматор-вычитатель, блок деления и регистр памяти команд, выход которого подключен к управляющим входам всех мультиплексоров, входу выбора режима сумматора-вычитателя и синхровходам регистров, элемента задержки, блока элементов задержки, умно- жителя и блока деления, информационный вход которого подключен к выходу первого мультиплексора, первый и второй информационные входы которого подключены к одноименным входам вычислительного модуля, второго, четвертого, пятого, шестого, седьмого и восьмого мультиплексоров, первый и второй информационные входы третьего мультиплексора подключены соответственно к второму и третьему,информационным входам вычислительного модуля, синхровход которого подключен к синхровходу регистра памяти команд, третий информационный вход вычислительного модуля подключен к одноименным входам второго, четвертого, пятого, шестого, седьмого и восьмого мультиплексоров, четвертые информационные входы пятого, шестого, седьмого и восьмого мультиплексоров подключены к входу логического нуляустройства, выходы умножителя и сумматора-вычитателя подключены соответственно к пятым и шестым информационным входам шестого, седьмого и восьмого мультиплексоров, седьмые информационные входы шестого и седьмого мультиплексоров подключены к выходу блока деления и чет-. вертому информационному входу второго мультиплексора, выход которого подключен к первому информационному входу ум-.ножителя, второй информационный вход которого подключен .к выходу третьего мультиплексора, четвертый информацион23 24 26 ный вход четвертого мультиплексора объединен с пятым информационным входом шестого мультиплексора, восьмой информационный вход которого подключен к входу логической единицы устройства, первый: 5 и второй информационные входы сумматоьа ( (1)аг( ЬгЭаз( Ьгга(г(0); Ьг 0);а г(1)азль зз.а, (0) Ь зг(0);агз(0) Ьз(О)а ЗЭ(1) ра-вычитателя подключены к выходам соответственно четвертого и пятого мультиплексоров,выходы шестого. седьмого и восьмогомультиплексоров подключены соответст-венно к информационным. входам первого,второго и третьего регистров. аЭ(аа(0); Ь; сЭа (1)ьгг сгг сгг сггоаь г 0)сз(а з(0)аагз(0)ЬЭЗ сг 9аа (1)Ь Эг(0) сЬз(.(0)раф 1) ЬЭс 2 ЭсЭ= саЭЭ 2 сЭЬ 22 Ьа сЭ 2=сЭааЭ(0); Ь(0)аэ(0)аЭ (1);ЬЭЭ= сЭЭ сЭЭ-"сЭЭЬ (0)Ь ,(0) ар, (1)Ь -ф-а Ь21 РЭ 2 Э 1 Э аР фЭоаэр, Ьр, , сэа=сэ- аэьруа, (0); Ьрра (1)Яаээхэээ ээ"аэ эа 1 Э(0); Ьызаэ(0) Ьар (0)аэЭ(1) а,аэр рэ ээ ээр рэ а(0); Ьяа 1 Ьрр аэа рЭ(0);ЬЭа . (0)ьиа ЭЭ (1); Ьа р (О)1714617 ОЛ 10 к фгг гз п Ьг ЬЬ,тг Ьл,00 вак В Сгг Сгг С,уу Л 37 Юк С аг. Составитель К,КухаренкоРедактор И.Горная Техред М,Моргентал Карре ь Производственно-издательский комбинат "Патент", г. ужгород, ул.Гагарина, 10 каз 695 Тираж . Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС 113035; Москва, Ж-.З 5, Раушская наб 4/5