Матричный умножитель

и ь э ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССРУ Й 17700, кл. 8 06 Р 7/52, 1979.Папернов А.А, Логические основцифровой вычислительной техники,Советское радио, 1972, с. 218-219рис. 9.(57) Изобретение относится к вычительной технике и может быть испоэовано в универсальных и специалированных арифметических узлах. Целизобретения - повьппение достоверн ти вычислении матричного умножителя.Умножитель содержит матрицуэлементов И и матрицу 2 одноразрядных сумматоров. Умножитель содержит 1+1 избыточный столбец и позволяет исключить из работы область неисправныхузлов умножителя, ограниченную кстолбцами матрицы. Множимое и множитель подаются на входы 4, 5 матричного умножителя, округленный результат снимается с выходов групп 6, 7матричного умножителя. При обнаружении неисправной области матрицы онавключается в нерабочую зону, изменяется подключение разрядов множимого к разрядам входа 4 умножителя, ана разряды входа 3 отключения столбца умножителя, соответствующие столбцы нерабочей зоны, подается нулевойсигнал, 4 ил1165704 Изобретение относится к вычислительной технике и может быть использовано в универсальных и специализированных арифметических узлах.Целью изобретения является повышение достоверности вычислений матричного умножителя.На фиг. 1 приведена функциональная схема матричного умножителя; нафиг. 2 - функциональная схема одноразрядного сумматора матричного умножителя; на фиг. 3 и 4 - положениерабочей и нерабочей зон матричногоумножителя при отсутствии и наличии 15неисправности соответственно.Матричный умножитель содержит матрицу 1 элементов И, матрицу 2 одноразовых сумматоров, вход 3 отключения столбцов матричного умножителя, 20входы 4 и 5 множимого и множителяматричного умножителя соответственно,вторую и первую группы 6 и 7 выходоврезультата матричного умножителя.Одноразовый сумматор матрицы 2 25(фиг. 2) содержит группу элементовНЕ 8, группу элементов И 9, группуэлементов. ИЛИ 10, третий и первый информационные входы 11 и 12 одноразрядного сумматора матрицы 2, вход 13 блокировки результата одноразрядногосумматора матрицы 2, второй информационный вход 14 одноразрядного сумматора матрицы 2, выходы 15 и 16 суммы и переноса одноразрядного сумматора матрицы 2.Матричный умножитель позволяет получить правильный результат вычислений при наличии в матричном умножителе области неисправных ячеек, ограниченной К столбцами матричного умножителя. Это достигается эа счет введения аппаратной избыточности в виде(К+1) столбцов матричного умножителя и за счет замыкания матричного умножи теля "в кольцо". Область матричногоумножителя, ограниченную столбцами,в которой происходят вычисления, называют рабочей зоной матричного умножителя, оставшуюся избыточную часть,ограниченную (К+1) столбцами, - нерабочей зоной матричного умножителя. Матричный умножитель работает следующим образом,Работу матричного умножителя рассмотрим при отсутствии в ней неисправных узлов и при исправных входах 4 и5 множимого и множителя,Положение рабочей и нерабочей зонпроизвольное, т.е. рабочая зона ограничивается столбцами либо с первогопо п-й, либо с второго по (и+1)-й,либо с (К+1)-го по (и+К+1)-й, либо с(К+1)-го по первый и т.д.Пусть рабочая зона ограниченастолбцами с первого по п-й (фиг. 3).В исходном состоянии разряды с (и+1)го по (и+К+1)-й входа 3 отключениястолбца матричного умножителя подключаются к шине нулевого потенциала,разряды с первого по и-й входа 3 подключены к шине единичного потенциала.Подача нулевого сигнала на соответствующий разряд вхЬда 3 приводитк тому, что на выходах переноса исуммы одноразрядных сумматоров матрицы 2 этого столбца будут нулевые сигналы независимо от того, какие сигналы поступают на их информационныевходы,Таким образом, исключается влияние нерабочей зоны на рабочую. Навходы 4 и 5 подаются множимое и множитель. Через некоторое время, определяемое переходными процессами, навыходах результата групп 6 и 7 появляется результат умножения. Результатполучается округленным, так как (ш)младших разрядов, результата отбрасываются (ш в . разрядность множителя),При наличии неисправных узлов матричный умножитель работает следующимобразом,Будем полагать, что область неисправных узлов определена, например,путем тестирования. Нерабочая зона,ограниченная (К+1) столбцами, совмещается с локализованной областью неисправных узлов, ограниченной К столбцами, таким образом, чтобы крайнийсправа столбец нерабочей зоны не содержал неисправных узлов. Работа матричного умножителя в данном случаеотличается от рассмотренного случаяположением рабочей и нерабочей зон иразрядами входа 3 множимого, на которые подается множимое, и выходамигрупп 6 и 7, с которых снимается результат (фиг. 4). формула изобретения Матричный умножитель, содержащий матрицу элементов И размерностью пхш (и - разрядность множимого, ш - разрядность множителя) и матрицу одноразрядных сумматоров размерностью пкш, причем первые входы элементов И / -го столбца матрицы (14 п) подключены к -му разряду входа множимого матричного умножителя, вторые входы элементов И 1-й строки матрицы подключены к 1-му разряду входа множителя матричного умножителя (16 пап), выход каждого. -го элемента И 1-й строки матрицы соединен с первым информационным входом х-го одноразрядного сумматора )-й строки, матрицы, второй и третий информационные входы одноразрядных сумматоров первой строки матрицы подключены к шине нулевого потенциала матричного умножителя, выход переноса каждого -го одноразрядного сумматора р-й строки матрицы соединен с вторым информационным входом 1-го одноразрядного сумматора (р+1)-й строки матрицы ( 1 р(ш), выход суммы каждого я-го одноразрядного сумматора р-й строки матрицы соединен с третьим информационным входом з- го одноразрядного сумматора (р+1)-й строки матрицы (2 эйп), о т л и ч а - ю щ и й с я тем, что, с целью повышения достоверности вычислений матричного умножителя, в него введены по Х+1 элементов И в каждую строку матрицы элементов И и по 1+1 одноразрядному сумматору в каждую строку матрицы одноразрядных сумматоров (Х - максимальное количество неисправных столбцов в матрице), причем первые входы элементов И С-го столбца матрицы подключены к С-му разряду входа 157046 множимого матричного умножителя (и+ +1 сЫп+Е+1 ), вторые входы каждогоС-го элемента И 1-й строки матрицы подключены к 1-му разряДу входа множителя матричного умножителя, выход каждого С-го элемента И )-й строки матрицы соединен с первым информационным входом С-го одноразрядного сумматора 1-й строки матрицы, второй и третий информационные входы каждого С-го одноразрядного сумматора первой строки матрицы соединены с шиной нулевого потенциала матричного умно жителя, выход переноса каждого С-го одноразрядного сумматора р-й строки матрицы соединен с вторым информационным входом С-го одноразрядного сумматора (р+1)-й строки матрицы, вы ход суммы каждого С-го одноразрядного сумматора р-й строки матрицы соединен с третьим информационным входом (С)-го одноразрядного сумматора (Р+1)-й строки матрицы, выход суммы 25 каждого первого одноразрядного сумматора р-й строки матрицы соединен с третьим информационным входом последнего одноразрядного сумматора (р+1)-й строки матрицы, выходы пере носа и выходы суммы одноразрядных сумматоров последней строки матрицы образуют первую и вторую группы выходов результата матричного умножителя, входы блокировки результата всех одноразрядных сумматоров каждого столбца матрицы подключены к соответствующему разряду входа отключения столбца матричного умножителя.г 13/ЮОжгюаг а-П П П Ц,Рпу,фьоал Составитель В,ГречневеЩактор О.Юрковецкая Техред М.Ходанич, Корректор А,Обруч Закаэ 3987 Тираж 568 ПодписноеВНИИПИ Государственного комитета по иэобретениям и открьггиям при ГКНТ ССС 113035, Москва, Ж"35, Раушская наб., д. 4/5 изводственно-иэдательский комбинат "Патент", г. Уж л. Гагарина, 101