G06F 11/00 — Обнаружение ошибок; исправление ошибок; контроль

Номер патента: 1624454

Опубликовано: 30.01.1991

Авторы: Воронов, Голиков, Огеенко, Соловьев, Тарашкевич, Шаповал

МПК: G01R 31/28, G06F 11/00

Метки: диагностирования, динамических, линейных, непрерывного, систем

...диагностируемой системы 5 14, преобразованный в цифровой код преобразователем 7 и соответственно первый отсчет эталонной импульсной характеристики, хранящийся в памяти 27 по нулевому адресу, через регистры 8 и 9 поступают на 10 первый и второй входы компаратора 19(фиг.2).В случае равенства кодов на выходекомпаратора 19 появляется высокий уровень напряжения, который через время за держки тактового импульса в линии 24задержки, определяемое окончанием переходных процессов сравнения, поступает на вход триггера 20, на выходе которого появляется высокий уровень напряжения, по ко торому триггер 21 устанавливается вединичное состояние и разблокирует прохождение тактовых импульсов через элемент 25 на счетный вход счетчика...

Номер патента: 1624455

Опубликовано: 30.01.1991

Авторы: Анисимов, Гомон, Заец, Косинов, Куценко

МПК: G06F 11/00

Метки: анализатор, сигнатурный

...устанавливают на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ сигнал высокого уровня. Этот сигнал поступает на вход 11 режима формирователя сигнатур и переводит регистр 7 в режим параллельной загрузки. На информационные входы параллельной записи регистра 7 поступают сигналы с выходов сумматоров 6.2-6.п+1 по модулю два, На первые входы сумматоров 6.2 - 6,п+1 по модулю два через входы 13 формирователя 4 сигнатур поступают сигналы с соответствующих выходов счетчика 3, Состояние счетчика Э соответствует временному положению контролируемой информации. На остальные входы сумматоров 6.2-6.п+1 по модулю два заведены обратные связи, взятые с соответствующих выходов регистра 7. Следовательно, по приходу синхроимпульсов со входа 9 в регистр 7...

Номер патента: 1629911

Опубликовано: 23.02.1991

Автор: Малюк

МПК: G06F 11/00, H03K 5/19

Метки: импульса, обнаружения, потери

...импульсомс выхода первого элемента 1 задержки,время задержки которого равно периоду следования импульсов входной импульсной последоватепьности. Поэтомувторой и прследующие импульсы с входной шины 8 проходят через логическийэлемент ИЛИ 6 и открытый элемент И 7и шину 9 устройства, Синхронно с ними на шину 9 поступают задержанныепервым элементом 1 задержки первыйи последуюцие импульсы входной импульсной последовательности.Таким оЬразом, на шине 9 устройства будет формироваться сдвинутаяна период следования входных импульсов последовательность, в которойпропущенные импульсы будут восстановлены, На выходной нине 9 пауза междуимпульсными последовательностями формируется при пропуске подряд двух иболее импульсов из входной импульсной...

Номер патента: 1631543

Опубликовано: 28.02.1991

Авторы: Аверь, Ойнус, Хаак

МПК: G06F 11/00

Метки: анализатор, сигнатурный

...с входа 8.После окончания входной последовательности Фиксируется состояние формирователей 3 и 4 сигнатур и это состояние индицируется блоком 5.Зависимость сигналов Пи Пот входного снгнала приведена втаблице. Входной сигнал П может попасть в диапазон П ( П ( П по двум причинами во-первых, в случае некачественных логических уровней при активном состоянии выхода источника сигналаи, во-вторых, в случае Е- состояния на выходе. В последнем случае условие По( Ц (. П обеспечивается резисторами 6 и 7, образующими делитель напряжения между уровнями П и П. Для того, чтобы в режиме высокоимпедансного состояния источника сигнала напряжение входа 9 определялось главным образом этим делителем, номиналы резисторов делителя должны быть в несколько...

Номер патента: 1633395

Опубликовано: 07.03.1991

Авторы: Лопато, Шостак

МПК: G06F 11/00, G06F 7/52

Метки: деления

...13 и 14 формируются соответ 35 ственно частное и остаток. Одновременно с выполнением и устройстве деления чисел возникаюгие на вьходах 20- 20 п сумматоров 1- 1 и переносы поступают на входы первого блока 40 2 свертки по модулю два, на который подается также значение четности делимого с входа 11 устройства. Ва выходе блокаФормируется предсказанная четность остатка, которая и в 45 дальнейшем сравнииается на элементе 6 с Фактической четностью остатка, образованной на выходе второго блока 3 свертки по модулю два. В случае несовпадения значений Фактической и 50 предсказываемой четностей остатка на выходе 17 устройства вырабатывается сигнал ошибки. С помогью третьего блока 4 свертки по модулю два и второго элемента 7 сравнения осугествляется...

Номер патента: 1633409

Опубликовано: 07.03.1991

Автор: Ельтищев

МПК: G06F 11/00, H05K 10/00

Метки: мажоритарно-резервированное

...1 ил. 6 - -8 через мажоритарные элементы 9- 11 поступают на выходы 14 16 устройства.Устройство сохраняет рдбото иособность при отказе по одному из вколов. так кдк сигнал восстанавливаегся на выхолах жле. ментов ИЛИ 3 5 При отказе олного из элементов ИЛ И 3 в 5 или одного из резер. вируемых каналов 6 8 сигнал полностью восстанавливается на выхолдх мажоритарных элементов 9 - 11.Пусть, например, по вхолу 12 не пришел сигнал из-за обрыва или короткого замыкания о линии или в трднсформаторс. В этом случае на первые вхолы жлементов ИЛ И 3 - 5 сигнал не поступает, но он поступает на вторые входы этих схем через вхол 13 и трансформатор 2.Если, например, произошел отказ ио первому входу схемы ИЛИ 3 в ниле замыкания на логический ноль, сигнал...

Номер патента: 1635183

Опубликовано: 15.03.1991

Авторы: Прохоров, Шатилло, Явиц

МПК: G06F 11/00, G06F 7/52

Метки: деления

...рабочая зона устройстваограничена рядами с (1+К+1)-го поИ -1)-й, нерабочая зона - рядами с1-го по (1+К)-й ряд, являющийся нижним рядом нерабочей зоны (неисправныхсумматоров не содержит).В исходном состоянии на входы блокировки 4.(1+К+1) - 4.(1-1) подаютсясигналы "1", на вход блокировки 4,14.(1+К) - сигналы "О", Как и в описанном выше случае, подача сигнала"О" на вход 4,(1+К) обеспечивает исключение влияния нерабочей зоны навычисления в рабочей, так как независимо от сигналов, появляющихся напервых трех информационных входахсумматоров (1+К)-го ряда, на их выходах суммы после подачи на матрицусумматоров делимого и делителя устанавливаются соответствующие разрядыделимого что необходимо для вычислений в рабочей зоне, а также подачу на...

Номер патента: 1635184

Опубликовано: 15.03.1991

Авторы: Козлов, Савченко, Терехов

МПК: G06F 11/00

Метки: анализатор, сигнатурный

..."1"на входе 3 состояние и-го триггера5 через элемент И 9 поступает на(и+1)-й вход сумматора 8. Сформированная на выходе сумматора 8 сверткапоступает на информационный вход триггера 10, Синхросигнал с входа 2, задержанный на элементе 13, поступаетна тактовый вход триггера 10Таким образом, в триггер 10 записывается первая контрольная сумма.По отрицательному уровню сигналана входе 2 полученная текущая сигнатура с выходов триггеров 5 поступаетна вторую группу входов мультиплексора 7 и передается через него на входы сумматора 8, на выходе которого 20формируется вторая контрольная сумма,При этом на (п+1)-й вход сумматора 8поступает "0". На сумматоре 11 осуществляетея сравнение первой и второй. контрольных сумм. 25В случае появления какой-либо...

Номер патента: 1636845

Опубликовано: 23.03.1991

Авторы: Акульшин, Катаев, Сивцов

МПК: G06F 11/00, G06F 9/22

Метки: микропрограммное

...условия регистра 5 микрокаманд помещается код, соответствующий анализу внешнего условия перехода, что обеспечивает появление на выходе мультиплексора 2 условий логического сигнала, разрешающего появление на выходе первого мультиплексора 3 адреса кода, поступающего из поля адреса перехода регистра 5 мпкракаманд и соответствующего адресу перехода. Точки возврата микропрограммы формируются под управлением блока 18 формирования точек возврата в блоке Упамяти то чек воз вр ат а, на вход которога с выхода регистра 10 текущего адреса поступает адрес выполняемой микропрограммы. При организации точки воз-,врата в поле 22 признака Формированияточки возврата регистра 5 микракомандпомещается логическая единица, которая поступает на первый вход...

Номер патента: 1636858

Опубликовано: 23.03.1991

Автор: Трещановский

МПК: G06F 11/00, G11C 29/00

Метки: генерации, накопителей, оперативных, последовательностей, тестовых

...код сравнивается с данными, подаваемыми на вторые входы этих блоков с соответствующих выходов блока 8. С выходов блоков 4 и 13 результаты сравнения вместе с сигналами с входов задания внешних условий записываются в регистр 14 по приходу на его вход синхронизации импульса с третьего выхода блока 7 синхронизации. Информация с выходов регистра 14 поступает на входы мультиплексора 15, на входы управления которого с второй группы выходов регистра 1 подается код для выбора проверяемого условия при выполнении устройством условной операции, Таким образом, проверяемый сигнал поступает с одного из входов мультиплексора 15 на его выход и далее на информационный вход триггера 16, причем логическая "1" означает, что условие удовлетворено. Информация...

Номер патента: 1638716

Опубликовано: 30.03.1991

Авторы: Елагин, Жосан, Козицкий

МПК: G06F 11/00

Метки: локализации, неисправностей

...и процесс формирования сигнатуры продолжается дотех пор, йока счетчик 16 не досчитает до перепЬлнения. Сигнал переполнения поступает через четвертый элемент И 13 на вход сброса триггера 11и сбрасывает его в нулевое состояние,запрещая прохождение информационньми тактовых сигналов на Формирователи12 и 15 и счетчик 16. Затем аналогично производится анализ неисправности второй контролируемой точки блока 2, Если точка неисправна, то на определенном такте сигнатуры, Формируемые Формирователями 12 и 15, перестают совпадать.В этот момент компаратор 14 вырабатывает сигнал несравнения, который поступает через четвертый элемент И 13 на вход сброса триггера 11 и сбрасывает его в нулевое состояние, запрещая прохождение информационных и тактовых...

Номер патента: 1640691

Опубликовано: 07.04.1991

Автор: Жуков

МПК: G06F 11/00

Метки: блоков, логических, многомодульных

...контроля проверяемого модуля ( субблока) 2, Затем на счетчик 11 адреса и распределитель 12 поступают сигна лы начальной установки и тактовой частоты, поступающие также на блок 5 сигнатурного анализа и блок 6 сигна турного анализа, в которых обрабатываются входные и выходные сигналы об ратных связей проверяемого модуля (субблока) 2. Счетчик 11 адреса подсчитывает поступающие тактовых им ульсов. По выходным сигналам счетчика 11, адреса информация из блока 10 памяти (сменного кубаамяти) считывается через переключатели 9 на входы контролируемого блока 1 образовавшиеся в результате отключения обратных свя- зей. Таким образом обеспечивается функционирование контроЛируемого бло ка 1 с отключенными обратными связями по тому же алгоритму...

Номер патента: 1640692

Опубликовано: 07.04.1991

Авторы: Гиоргобиани, Имнаишвили, Кобесашвили, Натрошвили, Пепанашвили

МПК: G06F 11/00

Метки: двоичном, единиц, коде, количества

...об окончании подсчета единиц в том ипи ином канале. Он поступает на первые входы элементов И 7, через которые код числа единиц поступает на входы эле,ментов ИЛИ 1 и далее на информацион ные выходы. Одновременно сигнал с последнего элемента ИЛИ поступает через элемент ИЛИ 2 и элемент И 3 на управляющий выход устройства, свиде-. тельствуя об окончании подсчета числа единиц.В зависимости от того, чего больше во входном коде " нулей или единиц, - подсчет выполняется раньше в первом или во втором канале. Формула изобретенияУстройство для определения коли чества единиц в двоичном коде, содержащее группу элементов ИЛИ, выхо ды которых являются информационными выходами устройства, элемент ИЛИ, выход которого соединен с первым входом...

Номер патента: 1640693

Опубликовано: 07.04.1991

Автор: Комаров

МПК: G06F 11/00

Метки: микропроцессорной, системы

...обращений к этим устройствам, Однако в мультипрограммных М 11 Свозможны некорректные ситуации, связанные с ложным переходом в результате сбоя или отказа элементов системы от одной задачи к другой в пределах одного устройства МПС, Например, если в результате сбоякосвенного адреса происходит ложный переход от памяти данных одной задачи к памяти данных другойзадачи, то механизм контроля не обнаруживает этот факт, так как и втом и в другом случае осуществляется корректное обращение к ОЗУ. Дляобнаружения подобных ситуаций, связанных с ложным переходом от однойзадачи к другой в пределах одногоустройства МПС, перед передачей управления очередной запачг ;, регистр16 загружается ее номер, а в процессе выполнения этой задачи...

Номер патента: 1642469

Опубликовано: 15.04.1991

Авторы: Золотовский, Коробков

МПК: G06F 11/00

Метки: вычитания, самоконтролем, сложения

...к1, 2, 3, 4 разрядам регистра 5), Выходы 40 и 41 каждой младшей ячейкисоединяются с входами 37 и 39 соседней старшей ячейки, Входы 36 и 38 каждой ячейки соединяются с выходамиразрядов регистра 5 (вход 36 - с четными разрядами, входы 38 - с нечетными), Итоговый вычет считывается с выходов 40 и 41 старшей ячейки,Устройство работает следующим образом.Операции сложения- вычитания вустройстве выполняются в дополнительном коде по обычным алгоритмам;Ецп=Хпп+Уп (сложение);Е 2=2 п+инверсия Уп +1 (вычитание), Возникающие в старшем разряде переносы Р отбрасываются, Отсюда вытекают алгоритмы контроля операций.Для контроля операций сложения имеемВыч, (Еп) =(Выч. (Хп)+Вьтч, (Уп )++Выч. 2"Р (Доп, Йьтч. 2 щ) шой Ргде А п - дополнительный код числа...

Номер патента: 1642470

Опубликовано: 15.04.1991

Авторы: Дарсалия, Новиков, Павлов, Рухая

МПК: G06F 11/00

Метки: дискретных, объектов

...точек, на которых фиксируется первая неисправность, т,е, состояния рассматриваемых триггеров обеспечивают реализацию первого столбца.матрицы неисправностей,Аналогичным образом состояниятриггеров 145-147 определяют второйстолбец матрицы неисправностейи т,д,Если -я неисправность фиксируется одной контрольной точкой, то этаконтрольная точка всегда входит в минимизированную совокупность контрольных точек.Определение таких контрольныхточек в устройстве осуществляетсяследующим образом,После того как распределитель 12импульсов обеспечит задание всех входных и выходных воздействий при введении К-ой неисправности, сигнал, снимаемый с распределителя 12 импульсов,через элемент 26 задержки поступает,на первый вход элемента И 32, на...

Номер патента: 1642471

Опубликовано: 15.04.1991

Авторы: Мансуров, Столов

МПК: G06F 11/00

Метки: блоков, цифровых

...контролируемого блока 3 и сигналы разрядных выходов регистра 2 формируют в каждом такте содержимое регистра 4, Поскольку совоО купность регистра 2 и контролируемого блока 3 можно рассматривать как конечный автомат, в регистре 4 в каждый момент времени й фиксируется состоя,ние этого конечного автомата. Разряд ные выходы регистра 4, поступая на настроенный специальным образом формирователь 5, вызывает на его выходе появление конкретного символа - контрольного бита. Этот символ поступает на вход элемента 6, на другой вход которого подается символ с контрольного выхода контролируемого блока 3. Этот контрольный выход образуется некоторым конкретным информационным выходом контролируемого блока 3.При неисправности символы на входах элемента...

Номер патента: 1642472

Опубликовано: 15.04.1991

Авторы: Горшков, Кондратьев, Ролихин

МПК: G06F 11/00

Метки: выполнения, действий, оператора, последовательности

...регистре 15блока 2 ввода данных оператором выполняется заданная последовательностьдействий путем установки в единичноесостояние тумблеров регистра 15 блока 2, При этом на соответствующихуправляющих выходах группы блока 2появляются импульсные сигналы,Первый импульс, появившийся науправляющем выходе группы блока 2,считывает состояние соответствующегоРегистра группы 1, .которое через элементы ИЛИ группы 7 поступает на вторую группу информационных входов узла 5 сравнения и вторую группу информационных входов блока 6 индикации,Одновременно сигнал с управляющеговыхода группы блока 2 через элементИЛИ 3 поступает на счетный вход счетчика 4, группа выходов которого сое. -динена с первыми группами инАормационных входов узла 5 сравнения...

Номер патента: 1642474

Опубликовано: 15.04.1991

Авторы: Бучнев, Горовой, Зимнович, Карпунин, Крылатых

МПК: G06F 11/00, G06F 11/28

Метки: последовательности, событий

...требуемой логической последовательности в блок 1 памяти. "0" на входе 13 устанавливает через элемент И 5 вход выборки блока 1 памяти в состояние "0" - разрешается режим записи в блок 1.Запись производится по следующему алгоритму.На входы 10 устройства подается адрес ячейки памяти, в которую необходимо записать требуемую информацию, которая подается на информационную группу входов блока 1 памяти с входов 11 устройства. Адрес и информация на входах блока 1 памяти стробируется импульсом "0" по входу 12 устройства, Этим импульсом информация записывается в ячейку блока 1 памяти. Эта процедура повторяется до тех пор, пака не будет прописан весь блок 1 памяти.Например, для восьмиразрядногоадреса:Адрес Данные00000001 000000100...

Номер патента: 1644144

Опубликовано: 23.04.1991

Авторы: Гудзенко, Кельнер, Смовженко, Тибулевич, Юрасов

МПК: G06F 11/00

Метки: имитатор, локальной, микропроцессора, шины

...С выходов узла 6 на шину управления выдаются сигналы РВ 1 К и УК, с третьеговыхода узла 6 на шину управления выдается сигнал БУКС, который поступает на вход узла 7, на который такжепоступают сигналы ЧТ/ЗП и ЗУ/УВВ сузла 4. По сигналу БАКС с выходовузла 7 слово-состояние, соответствую-щее выбранному режиму, поступает нашину данных. С выхода узла 6 на входрегистра 8 поступает система управления, При осуществлении операциичтения или выдаче слова-состояниярегистр 8 переводится в состояние высокого импеданса.При динамическом режиме работы постоянно по заданному адресу производится запись одних и тех же данных.в память.В динамическом режиме устройствомногократно (циклически) повторяетодну и ту же операцию только записьв память, только чтение...

Номер патента: 1644145

Опубликовано: 23.04.1991

Автор: Ланцов

МПК: G06F 11/00, G06F 13/00

Метки: многопроцессорных, отладки, систем

...вход блока внутренней синхронизации соединен с выходом первого коммутатора.1644145 35 36 Т аб л и ц а 1 Табли ца Код Состояние НастройкаН Субадрес С/е 15 Таблица Входы Выходы А 2 А 1 1 2 3 4 5 6 7 Регистр25 Регистр 3 Код Состав режи-. подрема жима 1,О 1 0 3 1 0 1 1 А,д Ад Аи 30 Аи И 1 1 ЮТаблКоманда Кнопка Код 1 3 О 3450 0 И И64445 38 Таблица 6 Состояние Таблица 7 Входы Выходы Выходы Входы А 1 А 2 А 3 О О 1 4 2 1 4 О 4 1 5 О 6 1 5 1 О 1 О 6 1164414жима, на Фиг,11 - схема коммутатора,на фиг,12 - схема блока внутреннейсинхронизации, на фиг,13 - схема блока индикации на фиг,14 и 15 - схемаФ5и диаграмма переходов блока связи сабонентом; на фиг, 16 - схема блокасинхронизации ввора; на фиг,17 - схема селектора, на фиг,18 -...

Номер патента: 1645956

Опубликовано: 30.04.1991

Авторы: Дапин, Матвеев, Михайлов, Ярмухаметов

МПК: G06F 11/00

Метки: блоков, диагностирования, логических, неисправностей

...в логические блоки 5, (в регистрах 8,) .Устройство работает в следующих режимах1Занесение тестовых наборов в 15 логические блоки 5Этот режим обеспечивает установку в начальное состояние элементов памяти логического блока 5,Временная диаграмма работы устройства в 20 этом режиме представлена на фиг,8,Работа устройства в этом режиме начинается с установки триггера 102 в состояние "11 кпючом 84 (предварительно триггер 98 устанавливается 25 в состояние сигнапом с ключа 85, на ключах 821(,набирается номер 1 нюбираемого логическою блока 5 на ключах 81 - тестовая информация, а на ключах 79 количество сдвигов).30 На выходе 14 формируется сигнал за писи информации в буферный регистр 10, при одновременном формировании кода на выходе 17 блока 4...

Номер патента: 1645957

Опубликовано: 30.04.1991

Авторы: Домбровский, Дуда, Немиш, Узлова

МПК: G06F 11/00, G06F 7/50

Метки: арифметическое, контролируемое

...тактах одновременноФормула изобретенияКонтролируеюе арифметическое устройство, содержащее два регистра сднга, сумматор, регистр результата и блок сравнения, причем параллельные информационнае входы первого и второго регистров сдвига являются.соответственю входами первого и второго операндов контролируемого арифметического устройства, информационные выходы первого и второго регистров сдвига соединены соответственю с входами первого н второго операндов сумматора, выход сумаа которого соединен с информационнам входом регистра результата, наход которого соединен с пернам информационнам входом блока сравнения и является информационнам находом контролируемого арифметического устройства, наход несравнения блока сравнения является заходом...

Номер патента: 1645958

Опубликовано: 30.04.1991

Авторы: Анцыгин, Дойных, Дьяченко, Зосимова, Тарасенко, Шаталов

МПК: G06F 11/00

Метки: узлов, цифровых

...слово дпя ситуации 2 О а) имеет вид ООО"01"00..00; для ситуации б) - ОО,О"10"ООО. Таким образом схема коррекции ошибок, появляющихся в результате одиночных константных неисправностей, в данном 25 случае исправляет ошибку, являющую ся результатои одиночной неисправности типа "перемычка"В результате коррекции инвертируется тот разряд информационного слова, записанного 3 О в регистр 2, номер которого на единицу меньше номера нуля в результа те сравнения2,4Обратнюй код информационного слова проходит с одиночной ошибкой (на ныходе триггера 21 устанавливается уровень "1", разрешающей коррекцию, в регистр 2 записано информационное спово с одиночной ошибкой), прямой код с циклическим сдвигом - 40 также с одиночной ошибкой, Этот слу" чай...

Номер патента: 1647565

Опубликовано: 07.05.1991

Авторы: Календарев, Крюков, Матвеев, Пузанков, Шапиро

МПК: G06F 11/00, G06F 9/22, G06F 9/34 ...

Метки: контролем, микропрограммное

...синхронизации сигнатурного анализатора, который срабатьвает по срезу синхроимпульса. Такимобразом, при 1 Т О, в сигнатурноманализаторе 2 осуществляется сверткакодов адресов МК вырабатываемых иавыходе узла 11, коды адреса черезмультиплексор 5 поступают на выход23 блока 1 Формирования адреса, Условные переходы при Т=О осуществляются по значению признака иа входе 7блока 1, Их различным значениям соответствуют различные трассы контролируемого участка микропрограммы, аследовательно, различные сигнатурыконтролируемого участка, Формируемыев сигнатурном анализаторе 12. Каждойиз возможных трасс соответствуетсвоя эталонная сигнатура Я , Здесьяп - номер контролируемого участкамикропрограммы, р - номер трассыконтролируемого участка. При 1...

Номер патента: 1647568

Опубликовано: 07.05.1991

Авторы: Астратов, Лытов, Молодцов, Новиков, Филатов

МПК: G06F 11/00

Метки: микропроцессорных, отладки, систем

...и через .элемент 96. задержки на управляющий вход дешифратора 98. 4-разрядный счетчик 95 символов (155 ИЕ 5) подсчитывает число нажатий кнопок 45-бО .загрузки (от 1 до 16), дешифратор 98 4-разрядный код счетчика символов преобразует в напряжениена одном из разрядов 16-разрядной выходной шины для управления (по входам ВР 2) секциям регистра 21, выполненного на микросхемах К 589 ИР 12/4/. Обнуление счетчика 95 символов осуществляется принудительно от кнопки 39 "0" перед началом набора очередной55 микрокоманды, Выдача на шину 3 выполняемой микрокоманды, записанной в регистре отладочной микрокоманды, может осуществляться либо из самого регистра, либо из блока 23 памяти, В первом случае нажимается кнопка 36 "ПЗУ МК", и сигнал с нее через...

Номер патента: 1647569

Опубликовано: 07.05.1991

Авторы: Аленин, Савкина, Яковлев

МПК: G06F 11/00

Метки: больших, интегральных, схем

...в ноль, При этом сигнал с инверсного выхода О-тригтера 21 разрешает работу генератора 9 тактов, В остальные разрядц регистра ,0 записываются нули, Временная диаграмма для этого случая представлена на Фиг, 3. Выход гене. ратора 9 подается на счетчик 12 адреса. Установленное нулевое значение упомянутого разряда регистра 10 режимных сигналов поступает на вход мультиплексора 17 адреса и разрешает прохождение теперь через него выходов счетчика 12 адреса на выходы 49 блока 1 и далее на адресные входы блока 29 памяти откликов, блока 32 памяти воздействий и блока 33 памяти состояний входов-выходов. При этом в каждом иэ блоков памяти разрешены к обращению все разряды, причем блок 32 памяти воздействий и блох 33 памяти состояний входов- выходов...

Номер патента: 1647570

Опубликовано: 07.05.1991

Авторы: Дрозд, Плиц

МПК: G06F 11/00

Метки: дешифратора

...напервые входы элементов ИСКЛЮЧАЮЩЕЕИЛИ 41, 4,2, 4.3.и 4,4 группы, соот"ветственно, На вторые входы этихэлементов подаются импульсы, вырабатываемые в первых полутактах тактов работы на 4-м, Ь-м, 6-м и 7-мвыходах дешифратора 2 и задерживаемые под действием синхросигналов ТИна один такт регистром 3, Элементы55ИСКЛКИАЮЩЕЕ ИЛИ 4,1, 4,2, 4,3 и 4,4группы сравнивают сигналы, вырабатываемые на 4-м и О-м выходах дешифратора 3 в первом такте, на 5-м и 1-мвыходах - во втором такте, на 6-и и2-м выходах в третьем такте и на7-м и 3-м выходах - в четвертом такте работы устройства, При совпадениисравниваемых сигналов во вторых полутактах тактов элемент ИЛИ 5, объединяющий результаты сравнения, формирует на выходе нулевое значениеЭтозначение в конце...

Номер патента: 1647571

Опубликовано: 07.05.1991

Автор: Хаимов

МПК: G06F 11/00

Метки: анализатор, многоканальный, сигнатурный

...времени т иэ 1-го канала.В таблице показаны наилучшие результаты распределения;При такой организации многоканального сигнатурного анал изаторэ появление одиночной ошибки в момент времени 1 в первом, третьем, пятом или седьмом каналах, информация из которых вводится через сумматоры в первый, шестой, девятый и четырнадцатый разряды регистра (в таблице выделены жирным шрифтом), вызывает в (1+1)-й момент времени четырехкратное размножение ошибки, Если, например, в момент времени т одиночная ошибка иэ первого канала будет введена в первый разряд регистра (через сумматор 17), то в следующий (1+1)-й момент времени эа счет действия обратных связей ошибки будут введены в шестой, девятый и одиннадцатый разряды. а сам введенный в момент...

Номер патента: 1649539

Опубликовано: 15.05.1991

Авторы: Терещенков, Тимонькин, Ткаченко, Харченко

МПК: G06F 11/00, G06F 9/22

Метки: микропрограммного

...в регистр 2 адреса.По второму тактовому импульсу коды микроопераций заносятся в регистр 3 и далее работа устройства продолжается аналогично описан ному.В микрокомандах ветвления код логических условий поступает с поля 1.3 блока 1 в мультиплексор б и производит модификацию младшего адресного разряда в соответствии со значением логического условия,Также код логического условия поступает на адресный вход демультиплексора 9, который пропускает синхроимпульс 7,1 на те выходь 1 демультиплексора, номер которого указан в коде логических условий. Так как выходы демультиплексора 9 соединены с синхровходами регистра 10, то в регистр 10 будут записаны все значения логических условий, используемых данной микропрограммой. Данные, поступающие...