Устройство для локализации неисправностей

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК А 1 19) 111) 51)5 С 06 Р 11/О ИЕ ИЗОБРЕТМУ СВИДЕТЕЛЬСТВУ ИС ВТОРСК и неисп авност ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидетельство СССРВ 978154, кл. С 06 Р 11/16,. 1981.Авторское свидетельство СССРМф 1339564, кл, С 06 Г 11/00, 1987.(54) УСТРОЙСТВО ДЛЯ ЛОКАЛИЗАЦИИ НЕРАВНОСТЕЙ Изобретение относится к вычислиельной технике и может быть исполь зовано для локалиэаци р еи в цифровых блоках.Проверяемый цифровой блок должен иметь единую систему синхронизации и иметь выход синхронизации.Цель изобретения - сокращение времени локализации неисправностей.На Фиг.1 изображена структурная схема устройства для локализации неисправностей; на Фиг.2 - блок-схема алгоритма работы микропроцессорной системы..Устройство содержит генератор 1 тестов, контролируемый блок 2,первый 3 и второй 4 мультиплексоры, эталонный блок 5, адресный регистр 6, первый элемент И 7, первый элемент ИЛИ 8 второй 9 и третий 10 элементы И, триггер 11, первый, Формирователь 12 сигнатуры, четвертый элемент И 13, компаратор 14, второй формирователь 15 сигнатуры, счетчик 16, а также 2(57) Изобретение относится к выч тельной технике и может быть использовано для локализации неисправностейв цифровых схемах. Цель изобретения -сокращение времени локализации неисправностей . Устройство содержит генератор тестов, эталонный блок, двамультиплексора, регистр адреса, четыре элемента И, два элемента ИЛИ,триггер, два Формирователя сигнатур,компаратор, счетчик, блок управления,буферный регистр. 2 ил. блок управления, содержащий адресный селектор 17 и микропроцессорную систему 18, в качестве которой может быть использована микроЭВМ СМ 1800.Кроме того, в состав устройства таК же входят шина 19 данных микропроцессорной системы, шина 20 адреса микропроцессорной системы, буферный регистр 21 и второй элемент ИЛИ 22.В память микропроцессорной системы (МПС) 18 заложена программа уп-равления всей работой устройства для локализации неисправностей. После запуска программы оператор по опросу МПС 18 вводит в нее номера точек съема сигнатур с контролируемого2 и эталонного 5 блоков. Затем устройство переходит в автоматическийрежим работы. При выполнении любогодействия МПС 18 в соответствии спрограммой обработки воздействует нанужный узел с помощью адресного селектора .17МПС 18 выдает по шине 20адреса на информационные входы се 1638716лектора 17 адрес узла, сопровождая его сигналом обращения к внешнему устройству (ОБР ВУ). Сигнал ОБР ВУ, вырабатываемый в инверсном коде, синхронизирует работу устройства. Адресный селектор 17 в любой момент времени может вырабатывать толькоодин сигнал АС на своем выходе.При переходе в автоматический ре жим .работы МПС 18 вырабатывает адрес. на шину 20, возбуждая выход селектора 17 (АС 2), Этот сигнал устанавливает триггер 11 в нулевое состояние через четвертый элемент И 13. На сле дующем шаге МПС 18 через селектор 17 адреса сигналом АСЗ устанавливает в нулевое состояние первый 12 и второй 15 Формирователи сигнатур, Затем в регистр 6 с помощью сигнала АС 4 за писывается адрес первой контролируемой точки блоков 2 и 5, Этот адрес поступает на адресные входы мультиплексоров 3 и 4. Через эти мультиплексоры соответствующие контролируемые точки контролируемого 2 и эталонного 5 блоков одновременно муль- типлексируются на входы первого 12 и второго 15 Формирователей сигнатур соответственно. 30Из МПС 18 на предустановочные входы счетчика 16 через шину 19 подается коэффициент пересчета, предустановка счетчика 16 производится сигналом АС 6 с выхода адресного селектора 17. Теперь устройство полностью готово к приему информации и образованию сигнатуры с глубиной анализа, зада ваемой узлом 16.Селектор 17 по инициативе МПС 18 вырабатывает сигнал АС 1, который устанавливает триггер 11 в единичное состояние и вызывает установку в исходное состояние блоков 2 и 5 и генератора 1 тестов,По окончании сигнала АС 1 генератор 1 тестов начинает вырабатывать тестовую последовательность для блоков 2 и 5 одновременно, Избранные точки подключаются через мультиплексоры 3 и 4 к первому 7 и второму 9 элементам соответственно и поступают на информационные входы5 первого 12 и второго 15 Формирователей. Каждый такт сопровождается тактовым импульсом, поступающим через третий элемент И 10 на тактирующий вход формирователей 12 и 15 и счет-чика 16. Счетчик 16 считает в обратном направлении.Единица с выхода триггера 11 через первый элемент ИЛИ 8 по сигналуАС 7 поступает на шину 19, сигнализируя о том, что процесс снятия сигнатуры не. закончен.МПС 18 непрерывно в программномрежиме через селектор 17 вырабатывает сигнал АС 7, опрашивая состояниетриггера 11,Выходы формирователей 12 и 15 соединены с входами компаратора 14.формирователи одновременно формируют сигнатуры на последовательности импульсов, поступающих с соответствующихточек контролируемого 2 и эталонного5 блоков. Если точка контролируемогоблока 2 исправна, то сигнатуры с обеих точек совпадают, компаратор 14 невырабатывает сигнала и процесс формирования сигнатуры продолжается дотех пор, йока счетчик 16 не досчитает до перепЬлнения. Сигнал переполнения поступает через четвертый элемент И 13 на вход сброса триггера 11и сбрасывает его в нулевое состояние,запрещая прохождение информационньми тактовых сигналов на Формирователи12 и 15 и счетчик 16. Затем аналогично производится анализ неисправности второй контролируемой точки блока 2, Если точка неисправна, то на определенном такте сигнатуры, Формируемые Формирователями 12 и 15, перестают совпадать.В этот момент компаратор 14 вырабатывает сигнал несравнения, который поступает через четвертый элемент И 13 на вход сброса триггера 11 и сбрасывает его в нулевое состояние, запрещая прохождение информационных и тактовых сигналов на формирователи 12 и 15 и счетчик 16. Сигнал несравнения с выхода компаратора 14 через второй элемент ИЛИ 22 по сигналу АС 5 поступает на шину 19, сигнализируя о том, что контролируемая точка неисправна. Получив этот сигнал,.МПС 18, считывает на шину 19, значение счетчика 16 через буферный регистр 21 по сигналу АСЯ, формирует новое значение коэффициента пересчета, равного разнице между предыдущим значением коэффициента пересчета и текущим значением счетчика 16, а адрес конт10 163871 ролируемой точки фиксируется в памяти,Таким образом, в предлагаемом устройстве глубина анализа каждой5 неисправной точки определяется в один этап, что уменьшает время определения неисправности для каждой точки. При этом глубина анализа для каждой новой контролируемой точки должна быть не больше минимальной глубины точки из всех рассмотренных ранее.После обработки всех точек на дисплее ИПС 18 инициируются номера наиболее перспективных точек, для которых глубина анализа минимальна.По принципиальной схеме контролируемого устройства определяется мик росхема, выход которой подключен к одной из наиболее перспективных точек, и процесс локализации продолжается с начального этапа и т.д. Обнаружив элемент блока 2, для которо го при установленной глубине анализа сигнатуры входов совпадают с соответствующими сигнатурами блока 5, а сигнатуры хотя бы для одного выхода различны, локализацию заканчивают, 30 а данный элемент признается неисправным.Формула изобретения Устройство для лок ализ ации неисп 35равностей, содержащее блок управления, генератор тестов, первый элементИ, эталонный блок, первый и второймультиплексоры, адресный регистр,триггер, первый формирователь сигнатуры, причем выходы генератора тестов соединены с входами эталонногоблока и являются выходами устройствадля подключения к входам контролируемого блока, информационные входы пер 45вого мультиплексора являются входамиустройства для подключения к выходам контролируемого блока, адресные входы первого и второго мультиплексоров соединены с выходами адресного регистра, информационные входы которого соединены с выходами номера точки блока управления, информационные входы второго мультиплексора. соединены с выходами эталонного блока, первый управляющий выход блока управления соединен с входом запуска генератора тестов, а также с входом установки в начальное состояние контролируемо 6бго и эталонного блоков и входом установки триггера, о т л и ч а ю ш е е- с я тем, что, с целью соКращения времени локализации неисправностей, в него введены три элемента И, два элемента ИЛИ, второй формирователь сигнатуры, счетчик, буферный регистр и компаратор причем первый вход первого элемента И соединен с выходом первого мультиплексора, первый вход первого элемента ИЛИ соединен с вторым управляющим выходом блока управления, первый вход второго элемента И соединен с выходом второго мультиплексора, первый вход третьего элемента И соединен с выходом тактирования эталонного блока, выход триггера соединен с вторыми входами первого, второго, третьего элементов И и первого элемента ИЛИ, выход первого элемента И соединен с входом данных первого Формирователя сигнатуры,выход второго элемента И соединен с входом данных второго формирователя сигнатуры, выход третьего элемента И соединен с входом синхронизации первого, второго Формирователей сигнатуры и счетным входом счетчика, выход первого элемента И,"1 И соединен с входом конца проверки блока управления, информационные входы счетчика соединены с выходом задания количества тактов проверки блока управления, выходы счетчика соединены с информационными входами буферного регистра,выходы которого соединены с входами логических условий блока управления, первый вход четвертого элемента И соединен с выходом "Неравно" компаратора, второй вход четвертого элемента И соединен с выхсдом переполнения счетчика, .выход четвертого элемента И соединен с входом сброса триггера, выходы первого и второго Формирователей сигнатуры соединены с информационными входами компаратора, третий управляющий выход блока управления соединен с третьим входом четвертого элемента И, четвертьг управляющий выход блока управления соединен с входами начальной установки первого и второго Формирователей.сигнатуры, пятый управляющий выход блокауправления соединен с входом стробирования регистра адреса, шестой управляющий выход блока управлениясоединен с первым входом второго элемента ИЛИ, второй вход которого сое 16387168динеч с выходом Неравно" компарато- управления соединен с входом раэрещера, седьмой управляющий выход блоКа ния считывания буферного регистра.163871 6 почию Ю пд птрощоран нптрпд тцен сьежт сюгнащурю нонарпннрумюгп и зщонюннпгю двоим Форнарпбонце пдркп ин ыдпчп вдрюса нюшону 3 д ол ФпрнюрююпнпясинелпХ 1 Составитель ГрошевТехред М,дидык Корректор Л.Бескид Редактор Л,Пчолинская аказ 9 Подписно Тираж 41 В изводственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 1 О 1 арственного комитет 113035, Москва,по изобретениям и открытиям при ГКНТ СС