Вычислительная система для решения дифференциальных уравнений

описание. ИЗОБРЕТЕНИЯ ои 674 ОИ Союэ Соаатсеа Соцналнстнчасинх Республнв/32 Гевудервтвеевв ваетет СССР д ретевевиорите Опубликовано 1Дата опублик едем зоб и вткрьав 53(84) ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА ДЛЯ"РЕК ДИФФЕРЕНЦИАЛЬНЫХ УРАВНЕНИЙ диф оль 1 2Изобретение относится к вычислитель из кототых включает "регистр чтения иной технике и может быть использовано записи, элементы И, узел связи, микродродля решения дифференциальных уравнений, цессор, соединенный двухсторонними свяИэвестна аналого цифровая система, зяма с запоминающим устройством, выхосодержащая аналоговую сетку, сопряжен . ды которого подключен соответственноную с ЦВМ эта система позволяет авто к входам регистров чтения и записи, выматизировать набор и сьем решений с ходы которых через соответствующие элеаналоговой части Щ. менты И подключены к входам узла связи,. Однако при использовании ее для полу- выход которого соединен со входом започения решения задач физического поля со . минающего устройства, управляющие вхосложными условиями или нелинейных 1 О ды мйкропроцессора, элементов И, регистференциальных уравнений требуется б . ра записи каждого решающего блока соедишое время для выполнения последоваэмъ нены с соответствующими выходами устных вычислений, поскольку обсчет этих ройства управления Я,уравйений в умах производится с помо Однако указанная система не можетщью последовательно действующей ЭВМ. 1 э быть использована для решения сложныхИзвестна также вычислительная систе нелинейных дифференциальных уравнений вма, которая содержит устройство управле- частных производных с заданными в форния, соединенное двухсторонними связямщ ме обыкновенных дифференциальных урав-,с устройством ввода-вывода и двухсторон пений условиями в каждом узле,ней информационной шиной с коммутатоЦелью изобретения является расширениером, управляющие входы которого соеди " функциональных воэможностей пумм обеснены соответственно с выходами устройпечения решения нелинейных днфференциальства управления, решающие блоки, каждый ных уравнений в частных производных,3Для этого в систему введены блок памяти, мультиплексор, узловые процессоры, каждый иэ которых включаетарифметическо-логическое устройство, соединенноеуправляющим входом с выходом устройства 5управления, узловой мультиплексор, соединенный двухсторонними связями с арифметическо-логическим устройством, с регисгром и с регистрами смежных узловых процессов, мультиплексор соединен двухсто - 10ронней информационной шиной с устройством управления и двухсторонними связями с арифметическо-логическим устройством каждого узлового процессора, управляю 15щий вход блока памяти соединен с соответствующим выходом устройства управления, выход блока памяти подключен квходу арифметическо-логического устройства каждого узлового процессора, а в20каждый из решающих блоков введены постоянное запоминающее устройство и регистр адреса, соединенный двухсторонней связью с микропроцессором, выход регистра адреса подключен к входу постоянногозапоминающего устройства, выход которого соединен со входом микропроцессора.На чертеже приведена вычислительнаясистема, блок-схеме.Вычислительная система содержит ререшающие блоки 1, каждый из которыхвключает в себя микропроцессор 2 с информационными 3, адресными 4 и управляющими связями 5, запоминающее устройство 6, регистр 7 записи, регистр 8чтения, элементы И 9, 10, узел 11 связи, регистр 12 адреса, постоянное запоминающее устройство (ПЗУ) 13 (для хранения значений нелинейных функций).В вычислительную систему входят коммутатор 14, устройство 15 управления, Рустройство 16 ввода вывода, двухстооонняя информационная шина 17, мультиплексор 18, узловые процессоры 19 и блок20 памяти. Узловой процессор 19 состоит из арифметическо-логическОго устройства (АЛУ) 21, узлового мультиплексора 22, регистра 23 (для хранения значения потенциала в узле),Система работает следующим образом.По сигналу устройства 15 управления фузловые процессоры 19 вырабатываютзначение узловых потенциалов и передаютих через мультиплексор 18 в запоминающие устройства 6 решающих блоков 1,Рец 1 ающие блоки по программе, предварительно записанной в запоминающем устройстве 6, выполняют интегрирование узловых дифференциальных уравнений, при этом периодически на каждом шаге интег-.рирования повторяется два такта. Во время первого такта происходит обмен информацией между решающими блоками по информационной шине 17 и во время второго тактапараллельное интегрирование узловых дифференциальных уравнений. При обмене информацией устройство 15 управления выдаетсоответствующие сигналы на регистры 7записи и чтения 8, коды с которых через,узлы 11 связи и элементы И 9, 10 подаются в запомннающее устройство 6.При выполнении интегрирования нелинейные преобразования производятся с по-,мощью ПЗУ 13 и регистра 12 адреса, Приэтом на регистр 12 адреса подается кодаргумента (насыщенности фазы ), а с выхода ПЗУ 13 снимаются значения гидропроводности как Функции от насыщенности фазы, на которую эти ПЗУ 13 запрограммированы, и значения гидропроводнооти передаются в макропроцессор 2. Укаэанные такты периодически повторяют за-данное количество раз, в результате чегообразуются значения переменных парамет-ров, входящих в уравнения в частных производных.По двухсторонней информационной шине17 через мультиплексор 18 эти параметры вводятся в узловые процессоры 19,соединенные и запрограммированные поразностной схеме решения уравнения Лапласа, причем программа решения уравнения Лапласйи общие данные хранятся вблоке 20 памяти.Вычисляемые, в арифметическо-логическом устройстве.21 на каждом итеративном шаге значения кодов узловых потеяциалов подаются на регистр 23. Эти значения потенциалов снимаются с двух регистров 23 соседних узлов для каждогоузлового процессора 19 и подаются черезузловой мультицлексор 22 на устройство21 для вычисления новых значений кодовузловых потенциалов.1.Работой узловых процессоров 19 при решенин уравнения Лапласа на области произвольного вида управляет устройство 15 управления, Процесс выпоащется многократнодо окончания заданного времени моделирован ия,формула изобретенияВычислительная система для решения дифференциальнйх уравненкй, содержащая устройство управления, соединенное двух. Проектная,5сторонними связями с устройством ввода-вывода .и двухсторонней информацион ной шиной с коммутатором, управляющие входы. которого соединены соответственно с выходами устройства управления, решающие блоки, каждый из которых включает регистры чтения и записи; элементы И, узел связи, микропроцессор, соединенный двухсторонними связями с запоминающим устройством, выходы которого подключе-,10 ны соответственно к входам регистров чтения и записи, выходы которых через соответствующие элементы И подключены к входам узла связи, выход которого соединен со входом запоминающего устройства, управляющие входы микропроцессора, элементов И, регистра записи каждого решающего блока соединены с соответствующими выходами устройства управления, о т л и ч а ю. щ а я с я тем, что, с це О лью расширения функциональных возможностей путем обеспечения решения нелинейных дифференциальных уравнений в частных производных, в нее введены блок памяти, мультиплексор, узловые процессоры, каждый йэ которых включает арифметическо-логическое устройство, соединенное управляющим входом с выходом уст. ройства управления, узловоймультиплек- сор, соедийенный двухсторонними связями иал ППП фПатентф, г. Ужг 6с арифметическо логическим устройством,с регистром и с регистрами смежных узловых процессоров, мультиплексор соединен двухсторонней информационной шинойс устройством управления и двухсторонними связями с арифметическо-логическимустройством каждого узлового процессора, управляющий вход блока памяти соединен с соответствующим выходом устройства управления, выход блока памяти под.ключен к входу арифметическо-логическогоустройства каждого узлового процессора,а в каждый иэ решающих блоков введеныпостоянное запоминающее устройство ирегистр адреса, соединенный двухсторонней связью с микропроцессором, выход ре,гистра адреса подключен к входу постоянного запоминающего устройства, выходкоторого соединен со "входом микропроцессора,Источники информации, принятые вовнимание при экспертизе1, Николаев И. С. и др., Назначениеи принципы построения аналого-цифровоговычислительного комплекса "Сатурн" всборнике "Средства аналоговой и аналого-цифровой вычислительной техники,М.,"Машиностроением, 1968, с. 180-189.2. Авторское свидетельство СССРИо 565299, кл, (у 06 Р 15/32, 1975,