Вычислительная система

692400 19 20 пуск операции, выполняемой по одномуалгоритму, заложенному в соответствуюмежду ОЗУ и внешними устройствами, Заявки на обмен ПВВ получает из очереди требований, которые центральтребования на ввод-вывод, указанные 40 в соответствующих запросах, которыебыли обслужены и закончили свою работу, любые ошибки, связанные и не связанные с обменом, которые были зафиксированы процессором ввода-вывода.45 Устройство 32 управления вводом-выводом организует выбор пути и передачу информации между внешними устройствами и ОЗУ, формирует управляющие слова и передает их в каналы для запускавнещних устройств. Устройство 32 сообщает операционной системе об окончаже сообщает об обнаруженных в процессе обмена ошибках, оно осуществляетвзаимодействие ПВВ с операционной системой через карту работ,Реализуется устройство с помощьюегистров базовых адресов, испольэуеюх для доступа к элементам картыработ, содержит базовые адреса базо"60 вой команды, слова таблицы устройств,.таблицы очереди работ и очереди выполненных работ; регистров рабочихслов, содержащих информацию о видеи состоянии работ и об адресах связи65 по памяти. В процессе выполнения заялибо блоке одним из операндов является результат выполнения предыдущей операции.Кроме того, каждый поступающий на арифметическо-логическое устройство операнд сопровождается признакомтипа и формата данных. Аппаратными средствами осуществляется распознавание признака, преобразование типаили формата, при необходимости, и .эащий блок арифметическо-логическогоустройства.Каждйй процессор ввода-вывода 3,4 осуществляет передачу информации ный процессор формируети записываетв ОЗУ. Поэтому задача операционйой"системы сводится к записи очередей,требований в ОЗУ и прерыванию ПВВ,Всю дальнейшую работу по обмену - запуск внешних устройств, передачу информации и завершение обмена - ПВВвыкблняет автономно "и асинхронно с работой центральных процессоров. ПВВ.Состоит из нескольких функциональносамостоятельных частей, которые впроцессе обмена работают асинхронно.Все передачи данных между ОЗУ и любым из внешних устройств выполняются через устройство 53 сопряжения сОЗУ под управлением устройства 32. Каждая группа каналов 34 средней пройэводительности и каналов 41 высокойпроизводительности имеет (на фиг. 1йоказаны по одной группе каждого типа) свои блоки 35, 36, 42, 43 связии блоки 39, 40 сопряжения.Связь между внешними устройствами " и каналами осуществляется через блоки 10 и 11 управления внешними устройствами и управления внешними зайоминающими устройствами, С помощьюустройства 33 осуществляется сопряжение ПВВс процессорами передачиданных.В блоке 11 предусмотрены коммута-. тОРи-,которые дают возможность любому ПВВ связаться, например, с любымнакопителем на магнитном барабанеили диске.Блоки 48-51 задания направленияи вида обмена позволяют изменять логику работы каналов. Канал с его помощью может быть переведен в режимработы блока управления внешнимиустройствами, т,е канал может функ-, Цйбййрбвать в нормальном режиме ка. налаИли"в режиме внешнего устройства.Прбцессор ввода-вывода управляет выборомпути к требуемому устройству. Если в данный мбмент все пути к тре,буемому внешнему устройству зайяты, ФгФФЬ=ъЫЪка откладывается до освобожд ния любого из путей. Эта работа выполняется ПВВ без участия центрального процессора.Карта работ, создаваемая операционной системой, состоит иэ следующих элементов: базовая команда, таблица устройств, таблица очередей, дескриптор выполненных. работ, элементы управления вводом-выводом.Базовая команда считывается ПВВ после получения прерывания от центрального процессора. Только одна команда (пуск объекта) требует доступа ко всем элементам карты работ и является основной командой организации обмена, Остальные команды обеспечивают загрузку, управление работой процессоров передачи данных, установку конфигурации системы, используются для диагностических целей. В слове таблицы устройств содержится информация о типе устройства, спо собе его подсоединения к ПВВ, фазеработыпо обмену. Каждое слово из таблицы устройств имеет разряд, которыйпозволяет блокировать обращение к сло- .ву всех центральных процессоров и про цессоров ввода-вывода. Блокировку снимает тот ЦП или ПВВ, который закончилработу с этим устройством или с егоэлементами карты работ.В таблице очередей указываются адреса первой и последней заявок на работу. Таблица очередей доступна центральному процессору, который достраиваеточередь к устройству с конца и изменяет адрес последней заявки. По мере выполнения заявок на обмен ПВВ сообщаетоб этом соответствующей записью в очередь выполненных работ.Дескриптор выполненных работ определяет очередь, в которую входят: все нии работы и результатах обмена, а таквок информация этих регистров меняется.Кроме того, в состав устройства входит блок памяти, используемый для хранения информации о работающих каналах.В случае запуска устройства в ячейку блока памяти, выбранную по номеру канада, записывается номер запущенного устройства и разряд занятости этого канала.В блоке очередных работ устройства 33 хранятся стоящие на очереди невыполненные работы) внем запоминаются признак невыпблкенной работы и номер устройства. Если сигналы прерывания от ЦП отсутствуют, то выполняются 15 заявки по приоритету: пуск (окончание), круговой обход сканирования.Блок окончаний устройства 33 используется для выбора номера окончившего работу канала и завершения об служивания заявки со стороны канала, .В устройстве также применяются регистры приема и выдачи рабочих слов, узлы управления временной диаграммой и элементы. контроля, Запускается устройство 33 по сигналу прерывания, поступающему от центрального процессора.Каждый канал средней производительности выполнен в соответствии со стандартным интерфейсом ввода-вывода ЕС ЭВМ; работает он в монопольном ре.жиме, т.е, операция ввода-вывода начинается и завершается на внешнем устройстве за одно логическое подключение его к интерфейсу.Группа высокопроизводительных каналов 41 предназначена для осуществления обмена системы с такими быстродействующими внешними запоминающими устройствами, как накопители на маг нитных барабанах, дисках, а также для выполнения межсистемных обменов по типу канал - канал.В пределах некоторого отрезка времени каждый канал может выполнять только одну операцию передачи данных, т.е. канал монополизируется устройством для выполнения всей операции обмена. Исключение составляют условные операции при работе со смен.ными магнитными дисками, если требу-. ется позиционирование. В этом случае канал освобождается на время позиционирования и может начать опера. цию ввода-вывода с другим накопите-лем. Управление режимами работы высокопроизводительных каналов осуществляется с помощью блоков 4 Взадания ка- правления и видаобмена. Каждый из указанных блоков реализуется с использованием формирователей сигналов управления, формирователей последовательдостей сигналов интерфейса и регистра управления. Канал в этом случае получает команду от другого канала, переведенного в режим работы внешнего устройства, воспринимает ее как дескриптор результата и помещает его на регистр управления. Затем дескриптор результата выдается в устройство управлейия вводом-выводом, и канал остается занятым в ожидании запуска. 55 Режим работы канала высокой производительности задается управляющим словом канала, которое поступает из устройства 32 во время запуска канала.Я В зависимости от кода операции управляющего слова канала возможны следующие режимы работы: обмен, массовый обмен, межсистемный обмен, внутренний обмен, тестовая:проверка. 65 В режиме обмена управляющее словоканала содержит начальный физическийадресмассива в оперативной памятии размер массива в словах, Канал передает указанный массив на внешнееустройство, либо записывает информацию, полученную от внешнего устройства, в заданную область ОЗУ.Массовый обмен отличается от режима обмена тем, что эа один запуск канала производится ввод йлй"вывод Мас-сива инФормации из (в) нескольких областей ОЗУ на (с) одко и то же внешнее устройство. В этом случае массивобмена в ОЗУ располагается не непрерывно, а состоит из нескольких областейпамяти, описываемых таблицей дескрипторов. Каждый дескриптор таблицы содержит начальный адрес и размер областипамяти, откуда или куда передаетсяинформация. Начальный адрес по вкешкему накопителю и код операции задаются,один раэ в начале операции, Такой режим позволяет сократить работу операционной системы и ПВВ, так как заявкана управление вводом-выводом формируется операционной системой не на каждый отдельный массив обмена, а на весьмассив информации вцелом, заданныйпосредством таблицы дескрипторов.В режиме межсистемкого обмена, когда два какала разных ПВВ связаны между собой непосредственно, один из каналов является инициатором обмена,другой канал воспринимает его как внешнее устройство.В режиме внутреннего обмена информация пересылается из одной области ОЗУв другую беэ участия внешнего магнитного накопителя. Коммутация каналов вэтом режиме задается операционной системой,Для получения информации о состоянии внешнего устройства введен режимтестовой проверки, В этом режиме потребованию канала от внешнего устройства запрашивается "слово состояния", а при получении его формируетсядескриптор результата, который затемпересылается в устройство 32.Работа с линиями связи, по которымосуществляется обмен данными судаленными объектами (телефонные ителеграфные каналы, линии связи с удаленными терминальными устройствами),выполняется с помощью процессора пе,редачи данных, Этот процессор предназначев для выполнения всех основных,функций, связаннйх с приемом и вЫдачей данных и предварительной обработкой информации (обнаружение и исправ.ление ошибок, трансляции кодов, сборка и разборка символов).Все операции, связанные с обработ" кой "йпересылкой даййЖ" могРт производиться как над отдельными байтами, так и над группой байтов, 15ППД реализуется с ПриМейенйей устройств сойряжения с линиями, блоковформирования времени, управления,сравнения,"регистров общего назначения, блока буферной памяти, устройства 3) "=дойряжеййя"с-процессорами ввода-вывода и с местной оперативной-памятью,сумматора базового адреса, устройства обработки прерыв ний, регистра команд дешифратора адресов и арифметическо-логического блока, выполняюцего операции сложения, вычитания илогические операции.При обработке -запроса иэ местнойоперативной памяти считывается управляющая группа слов, в которых записана вся информация, необходимая дляработы программы, обслуживающей данную линию.Пульт 7 управления совместно соперационной системой осуществляетуправление работой вычислительнойсистемы, управление режимами работывходящих в нее устройств, индикацию .,состояния устройствВ каждом центральном процессоре, 40процессоре ввода-вывода данных и ОЗУимеется регистр конфигурации, со держимое которого может задаватьсяс пульта управления путем формирова=яия сигнала установки исходного состояния, либо программно путем за "=пйсй" в "него данных, поступающих отоперационной системы. "" В"каждой нейтральном процессоресодержится схема формирования сигналов запуска остановленного ЦП при пасгупленйи сигнала запроса от дру,гих ЦП или ПВВ. Формула изобретения ВйчислителЬйая -система, содержащая центральные процессоры, каждый из которйх"со 1 ийен двусторонними управляю щими"иконтрольными связями с другими Передача сигналов прерываний отЦП к ЦП имеет место во время первоначального -запуска системы, при необходимости освободить определенный процессор и в других подобных случаях, когда необходима синхронная работа процессоров. 60При"пОступленйи Сигналов прерываний от ПВВ центральный процессор формирует" сигнал ответа каждому ПВВ б ,на"обслуживание в зависимости от соИЖЮфМММЭь .,1. -, 1 стояния запрашиваемого центрального процессора.Сигнал отказа обслуживания формируется в том случае, когда в центральном процессоре маскируется приемвнешних прерываний или,уже имеется более приоритетный запрос.Установка единичного значения соответствующего разряда регистра конфигурацйи ОЗУ означает, что модуль, являющийся составной частью ОЗУ, может обмениваться данными с соответствующим центральным процессором 1, 2или процессором. 3, 4 вводавывода данных.Вывод устройства из работающей системы, например, для устранения неисправностей, осуществляется по указанию оператора, когда от операционной системы поступает разрешение вывода. Перед тем как выдать оператору сообщение о разРешении вывода устройства иэ состава системы, операционная система вводит в регистры конфигураций запрет на прием сигналов прерываний от выводимого устройства.Изобретение в отличие от прототипа позволяет реализовать параллельную обработку команд, т.е, поточную обработку данных; осуществить обращение в ОЗУ по физическим, адресам, известным операционной системе, и по математическим адресам, и тем самым сократить непроизводительные затраты машинного времени, связанные с поиском "зависших" адресов при осуществлении динамического перераспределения памяти, и решить проблему защиты между пользователями;сократить количество обращений в ОЗУ при работе с программами, отдельные части которых написаны на разных языках АЛГОЛ, ФОРТРАН); осуществить сопряжение вычислительных систем с помощью высокопроизводительных каналов и осуществлять тестовую проверку каналов при отсутствии внешних устройств.Введение разрядов признака для всех типов алов, циркулирующих в системе, позволяет автоматически определять алгоритм"-выполняемых операций, что упрощает программирование и повышает эффективность защиты программ пользователей.Аппаратурная. реализация фундамей-, тальных функций операционной системы например процедурных и функций поиска по таблицам страниц, операций синхронизации. йроцессов, операций смены стека, также дает возможность повысить эффективность работы системы.центральными процессорами, процессоры ввода-вывода данных, соединенные двусторонними управляющими связями с каждым центральным процессором, адресные,информационные и управляющие шины каждого центрального процессора и каждого процессора ввода-вывода данных через коммутатор соединены соответственно с адресными информационными и управляющими входами и выходами основного запоминающего устройства, процессоры передачи данных, соединенные двусторонними связями с процессорами ввода-вывода данных и подключенные входами и выходами к соответствующим входам и выходам системы, каждый процессор ввода-вывода данных через блоки 15 управления внешними устройствами и блоки управления внешними запоминающими устройствами соединены с сбответгвующими внешними устройствами и внешними запоминающими устрЬйствами, пульт 20управления, соединенный двустороннимисвязями с процессорами ввода-выводаданных, выход пульта управления под-.ключен к управляющим входам централь"ных процессоров, процессоров передачи25данных и процессоров ввода-вывода данных, причем каждый иэ центральных процессоров включает устройство сопряжения, входы и выходы которого подключены соответственно к упомянутым входам и выходам центральйого процессора, блок буферной памяти команд, блок анализа прерываний, которые соединены двусторонними связями с устройством сопряжения и устройством управления, блок базовых регистров, соединенный двусторонними связями с устройством управления и блоком формирования процедур, выход которого подключен к входу блока буферной памяти команд, выход которого соединен с входом бло ка базовых регистров, выход которого подключен к первому входу устройства формирования команд, управляющий вход устройства формирования команд подключен к соответствующему выходу устройства управления, блоки индексации, вызова значений, обработки строк,арифметическо-логическое устройство, информационные выходы которых и инФормационных.выход блока Формирования процедур соединены с первыми ин. - формационными входами буферного стека операндов и ассоциативного запоминающего устройства, вторые информацйонные.входы которых соединены .с информацион-ным выходом устройства сопряжения, выход буферного стека операндов подключен к первым входам блоков Формирова ния процедур, индексации, вызова значений, обработки строк, арифметическо-,логического устройства и ктретье му информационному входу ассоциативного запоминающего устройства, выход которого соединен с третьим информационным входом буферного стека операндов и вторыми входами блока индекса ции и арифметическо-логического уст-ройства, каждый процессор ввода-вывода данных включает устройство управления вводом-выводом, соединенное двусторонними связями с устройством сопряжения, с процессором передачи данных и с группами каналов средней производительности и высокой производительности, которые информационными,адресными и управляющими шинами черезустройство сопряжения с основным запоминающим устройством соединены соответственно с информационными, адресными и управляющими входами и выходами процессора ввода-вывода данных,входы и выходы устройства управлениявводом-выводом, устройства сопряженияс процессором передачи данных и каналов средней производительности и высокой производительности соединены ссоответствующими входами и выходамипроцессора ввода-вывода данных, о тл и ч а ю щ а я с я тем, что, с целью повышения эффективности работыи обеспечения Розможности наращивания вычислительных мощностей, в составкаждого центральногопроцессора введены устройство преобразования математических адресов в физические и устройство распределения адресов стека,соединенное двусторонними связями сустройством управления и подключенноевыходом к второму входу устройстваформирования команд, первый выход которого соединен с вторыми входами блоков формирования процедур, вызова эна"чений, обработки строк и с третьимвходом блока индексации, второй выход - с третьим входом арифметическологического устройства, третий выходподключен к адресным входам ассоциативного запоминающего устройства иустройства преобразования математических адресов в физические, математические адресные входы которых саелинены с математическими адресными выходами блоков формирования процедур,индексации, вызова значений, обработки строк, адресные выходы которых иадресный выход арифметическо-логического устройства подключены к адреснымвходам устройства управления, устройства распределения адресов стекаи буферного стека операндов, вход ко"торого соединен с третьим выходомустройства Формирования команд, выходарифметическо-логического устройстваподключен к третьму входу устройстваформирования команд, устройство преобразования математических адресов в физические соединено двусторонними связями с ассоциативным запоминающим устройством и выходом С соответствующимвходом устройства сопряжения, выходблока анализа прерываний подключен ктретьему входу блока Формирования процедур, управляющий выход которого соединен ссоответствующим входом уст 1 ройства сопряжения, а в каждый про"цессор ввода-вывода . данных введеныпо числу каналов высокой производительности блоки задания направления и вида обмена, каждый из которых соединен "двусторонйимисвязями с соответствующим каналом высокой производительности и с соответствующим блоком заданиянаправления и вида обмена, шина связи одного из каналов высокой производительности соединена с выходом системы, второй управляющий вход устройст-ва управления вводом-выводом соединен с управляющим входом процессораввода-вывода и входом подачи внешнихсигналов прерывания системы.Источники информации,принятые во внимание при экспертизе1. Королев Л. Н. Структуры ЭВМ иих математическое обеспечение. М.,фНаукаф, 1974, с. 223-236.2, Катцан Г. Вычислительные машины системы 370. М., "Мир", 1974,3, Патент США М 3905023,кл, 340-172. 5, 1975.-35 Раушская наб ПодписР Патент",иал ул. Проект жг 4 Составитель Т. АрешевР анто Е, Мес опова Тех едА.Куликовская Ко екто Г. Решетник За ноеческо-логическое устройство, информационные выходы которых и информационный выход блока формирования процедурсоединены с первыми информационнымивходами буферного стека операндов иассоциативного запоминающего устройст-1 /ва, вторые информационные входы которых соединены с информационнымвыходом устройства сопряжения, выходбуферного стека операндов подключен кпервым входам блоков формирования про цедур, индексации, вызова значений,обработки строк, арифметическо-логического устройства и к третьему инФормационному входу ассоциативногозапоминающего устройства, выход которого соединен с третьим информационным входом буферного стека операндов и вторыми входами блока индексации и арифметическо-логического устройства каждый процессор ввода-вывода данных включает устройство управления вводом-выводом, соединенноедвусторонними связями с устройствомсопряжения с процессором передачиданных и с группами каналов среднейпроизводительности и высокой производительности, которые информационными,адресными и управляющими шинами через устройство сопряжения с основнымзапоминающим устройством соединеныс информационными, адресными и управляющими входами и выходами процессора ввода-вывода данных, входы и выходы устройства управления вводом-выводом, устройства сопряжения с процессором передачи данных и упомянутых каналов соединены с соответствую- .щими входами и выходами процессораввода-вывода данных.В такой системе только два регистра, являющиеся верхними ячейками буферного стека операндов, связаны сарифметичеако-логическим устройством.Это решение не позволяет реализоватьпараллельную обработку несколькихкоманд в арифметическо-логическомустройстве, т,е. реализовать поточнуюобработку данных,В системе используется адресацияпо Физическим адресам с применениемспециальных признаков, которые указывают местонахождение затребораннойинформации (в основном запоминающем,устройстве или вр внешней памяти).Когда в системе осуществляется динамическое перераспределение объемовпамяти, то требуется выполнить операции сканирования для нахожденияссылок на адреса. данных, которые пере"сылаются из бсновного запоминающегоустройства на внешние запоминающие .устройства. выполнение этих операций 60связано с непроизводительными затратами машинного времени.В том случае, когда отдельные части сложной программы пишутся на разных алгоритмическйх языках, например 65 на Алголе и Фортране, и часть на Фортране является подпрограммой любого необходимого уровня основной программы на Алголе, в известной системе при работе с массивами требуется как минимум два обращения в память для считывания слов. При первом обращении считывается описатель и индексируется для формирования адреса. При втором обращении считывается нужное слово. Это снижает эффективность использования оборудования центрального процессора.Недостатком системы является также отсутствие возможности сопряжения каналов высокой производительности между собой. Поэтому, например, сопряжение двух или более вычислительных систем для увеличения вычислительных мощностей возможно только при использовании телефонных или телеграфных линий связи, подключаемых к процессорам передачи данных. Отсутствие указанной возможности не позволяет проводить тестовую проверку каналов в отсутствии внешних устройств, а также производить передачу данных из одной области основного запоминающего устройства в другую (корирование массивов) беэ использования центрального процессора.В такой системе машинные слова сопровождаются признаком, запоминающим три разряда. Этот признак содержит информацию для операционной систе,мы для идентификации дескрипторов управляющих слов, обеспечения защиты памяти и описания числовых данных с удвоенной или обычной точностью. Всистеме сделаны первые шаги по аппаратурной реализации языка, который приближался Сы к алгоритмическим средствам программирования, Однако, для сложения целых и вещественных чисел, для операций с удвоенной точностью используются разные алгоритмы. При этом требуется следить за тем, чтобы не перепутать типы и форматы чисел. Поэтому усложняется процесс создания и отладки программ, так как, наприме программист может сделать ошибку в определении типов и форматов данных.Целью изобретения является повыцк ние эффективности работЫ и обеспечение возможности наращивания вычислительных мощностей.Поставленная цель достигается тем, что в состав каждого центрального процессора введены устройство преобразования математических адресов в физические и устройство распределения адресов стека, соединенное двусторонними связями с устройством управленияи подключенное выходом к второму входуустройства Формйрования команд, первый выход которого соединен с вторымивходами блоков формирования процедур,вызова значений, обработки строк ис третьим входом блока индексации,второй выход - с третьим входом арифиетическо-логического устройства, третий выход подключен к адресным входамассоциативного эайоминающего устройства и устройства преобразования матема"тических адресов в физические, математические адресные входы которых соединены сматематическими адресными выходами блоков формирования процедур,индексации, вызова значений, обработи строк, адресные выходы которых иадресный выход арифметическо-логичес- кого устройства подключены к адресным" входам устройства управления, устройства распределения адресов стекаи буферного стека операндов, вход 5которого соединен с третьим выходомустройства формирования команд, выход арифметическо-логическога устройства подключен к третьму входу устройства формирования команд, устрой- Щство преобразования математическихадресов в физические соединено двусторонними связями с ассоциативнымзапоминающим устройством .и выходом -с соответствующим входом устройствасопряжения, выход блока анализа прерываний подключен к третьму входублока Формирования процедур, управляющий выход которого соединен с собтветствующим входом устройства сопряжения, а в каждый процессор ввода-вывода данных введены по числу каналоввысокой производительности блоки эа"дания направления и вида обмена, каждый из которых соединен двустороннимисвязями с соответствующим каналом высокой производительности и с соответствующим блоком задания направления ивида обмена, шина связи одного из каналов высокой производительности соединена с выходом системы, второй управляющий вход устройства управления вводом-выводом соединен с управляющим: входом процессора ввода-вывода и входомподачи внешних сигналов прерываииясистемы.45Это позволяет реализовать поточнуюобработку команд в каждом центральномпроцессоре и решить проблему защиты "между пользователями с помощью введения в систему математической памяти,когда для каждой задачи выделяется адресное пространство слов, которое расходуется во время прогона задачи. Разобщенность между различными математи.ческими памятями, выданными для пользователей, обеспечивая надежную защиту 55 между задачами, создает определенныетрудЪостй"в программирсвания операционной системы.Поэтому для обеспечения большейобщности адресации информации;находя- щщейся в разныхматематических памя"тяй,привилегйрованным процедурам,:операционной "сйстемй"разрешаЯЬя-ра-"ботать по Физическим адресам. Для некотоРых процедур операционной системы,5,например для процедур управления памятью, пользование физическими адресами довольно естественно, так как списки памяти основываются на физических адресах.Когда в системе используются физические адреса, указывающие на сегмен.ты пользователей или операционной системыто при необходимости перемещения этих сегментов операционная сис" тема выявляет соответствующие физические адреса, которые находятся в известных ей местах в ограниченном объеме, и производят необходимую коррекцию их. Данные, которые содержат физические адреса и помещаются в сегменты, доступные пользователю (например встек), снабжаются признаком неразрушаемой в обычном режиме информации. При попытке записи в эти ячейки в режиме пользователя формируется сигнал прерывания, запускается процедура операционной системы, а информация остается неизменной. В самой процедуре не указываются математические адреса, а лишь индексные значения в массивах. Первый массив, который индексируется, это массив базовых регистров, В такой индексации с соответствующего базового регистра выбирается слово- описатель (дескриптор), определяющий некоторую область данных, как правило, с конкретным запуском какой-либо процедуры. После индексации этого дескриптора пблучается математический адрес данных в памяти. При каждой индексации аппаратными средствами проверяется выход индексного значения эа пределы описываемого массива.Выделение под каждый очередной за- прос новой области математической па-. мяти не допускает переиспользование математических адресов. Такой метод прост и обеспечивает надежную защиту,. так как исключает ситуацию, когда после уничтожения какого-либо массива его память назначается другому сег- менту и в результате ошибочного использования "зависших" адресов в старой процедуре может произойти доступ к новому сегменту.Каждое машинное слово в системе сопровождается разрядами признака, которые позволяют указывать его тип и формат и автоматически определять алгоритм операции. При таком подходе программист не сможет перепутать типы,Кроме этого, обеспечивается возможность сопряжения вычислительных систем с помощью каналов высокой производительности, что позволяет производить распараллеливание алгоритмов решаемых задач не только на уровне центральных процессоров, а и на уровне вычислительных систем и осуществлять тестовые проверки каналов без подключения внешних устройств, либопри логически отключенных внешних устройствах.На фиг. 1 представлена блок-схемавычислительной системы; на Фиг, 2 показан пример реализации арифметическо-логического устройстваВ состав вычислительной системывходят центральные процессоры 1, 2(ЦП), процессоры 3,4 ввода-вывода данных (ПВВ), коммутатор 5, основное запоминающее устройство 6 (ОЗУ), пульт 7 управления, внешние устройства 8 (ВУ), (внешние запоминающие устройства 9(ВЗУ),блоки 10 управления внешними устройствами, блоки 11 управления внешними запоминающими устройствами, процессоры 12, 13 передачи данных (ППД), входы и выходы 14 устройства, шина 15 связи (выход) системы, вход 16 подачи внешних сигналов прерывания системы.Каждый центральный процессор включает устройство 17 сопряжения, блок 18 формирования процедур, блок 19 индексации, блок 20 вызова значений, блок 21 обработки строк, арифметическо-логическое устройство 22, блок 23 базовых регистров, устройство 24 формирования команд, устройство 25 управления, устройство 26 распределения адресов стека, буферный стек 27 операндов, ассоциативное запоминающее устройство 28, устройство 29 преобразования математических адресов в физические, блок 30 буферной памятй команд, блок 31 анализа прерываний.В состав процессора ввода-вывода данных входят устройство 32 управления вводом-выводом, устройство 33 сопряжения с процессором передачи данных, группа каналов 34 средней производительности, включающая блок 35 связи с управлением, блок 36 связи с памятью, буферное запоминающее устройство 37, блок 38 управления, блоКи 39, 40 сопряжения с управлением внешними устройствами, группа каналов 41 высокой производительности, включающая блок 42 связи с управлением, блок 43 связи с памятью, каналы 44-47, блоки 48-51, .задания направления и вида обмена, блок 52 приоритетного выбора; устройство 53 сопряжения с основным запоминающим устройством.В состав арифметическо-логического устройства (фиг. 2) входят блоки умножения 54, сложения 55, деления 56, преобразования кодов 57 и выполнения логических операций 58.В состав вычислительной системы могут входить до десяти центральных процессоров, до четырех процессоров ввода-вывода данных, каждый иэ которых подключается к основному запоминающему устройству, включающему, например, до 32 модулей памяти.Через ПВВ к системе подключаются внешние устройства, внешние запоми-нающие устройства и линии связи. Работа с линиями связи осуществляетсячерез ППД, который имеет свою систему команд и внутреннюю память.Все компоненты системы динамически распределяются операционной системой для обслуживания очередных задач. Все центральные процессоры равноправны и работают в мультипроцессорном режиме.Отличительной особенностью системыкоманд и внутренней структуры системы является приспособленность их дляпрограммирования на языках высокогоуровня, что позволяет достигнуть значительного упрощения системы математического обеспечения и осуществлять эф"5 фективную компиляцию программ вмашинный код.Универсальный стековый механизм,выполнение команды в зависимости оттипа и Формата данных, рекурсивное ис 20 пользование процедур, работа нескольких пользователей с общими данными,практически неограниченный объем математической памяти,представляЕмый враспоряжение пользователей, динамическое Распределение и защита памяти,разветвленная система прерываний значительно облегчают программирование.Высокое быстродействие систеМы достигается максимальным распараллеливанием обработки команд; перенесениемзадачи распределения регистров ЦП сэтапа компиляции программы на этап еевыполения, где эта. задача решаетсядинамически наиболее эффективным образом, выполнением обработки данныхв простых случаях без дополнительныхиздержек, связанных с анализом тинаи формата даннйх; широким применениемсверхоперативных ассоциативных запоминающих устройств (АЗУ).40 Для достижения параллелизма в обработке команд используется органиэация работы по принципу поточной линии, когда в процессе обработки наразных стадиях выполнения одновременно находятся несколько команд, а также имеются специализированныЕ блокисложения, умножения,.деления, индексации, формирования процедур, работающиепараллельно и независимо один от другого.АЗУ содержит наиболее активные об-,ласти адресации ЦП, оно позволяет приблизить темп обработки команд к тактуЦП и снижает поток заявок по обращениюЦП к ОЗУ, что особенно важно для мно-гопроцессорной системы. В АЗу храйят"ся наиболее часто употребляемые операнды, не содержащиеся в буферном стеке операндов.Структура центрального процессора 6 О спроектирована таким образом, чтобыобеспечить высжую степень параллелиз"ма при выполнении независимых последовательностей команд. Например, после-довательности команд, соответствующие 65 ио ерандам х = а +Ьи у = с + д, могутвыполняться независимо, несмотря нато, что операнды а, с и Ь, д должныбьщи бы испольэовать одни и те же ячейки буферного стека 27 операндов. Этоостнгается благодаря тому, что при.выполнении команд считывания для этих,операндов будут назначены разные ячейки, При этом принимаются меры длясохранения стековой дисциплины. Номера ячеек стека 27, которые назначаются под результат каждой операции, являются универсальным средством идентификации операндов в процессоре.Каждый операнд при передаче его поинформационным шинам процессора сопровождается приписанным ему номером стековой ячейки. По этим номерам, 5содержащимся в командах, блоки 18-21опознают предназначенные для них операнды и принимают их на входные ре гистры для выполнения операции. Такой подход к передаче и приему операнОдов связан с тем, что операнды могутпоявляться на информационных шинах впроизвольном порядке относительно последовательности дешифрации команд и -заранее неизвестно, для какой операции предназначена считываемая из ОЗУили полученная в результате предыдущей операции информация. При отсутствии конфликтных ситуаций каждый тактна обработку выдается новая команда.Когда на каком-либо уровне поточнойлинии возникает конфликтная ситуация,не позволяющая продвинуться на очередной шаг, то на всех предыдущихуровнях,содержащих команды, вырабатываются сигналы блокировки, сохраняю" "щие "содержщюе этих уровней до разрешения конфликтной ситуации.Блок 30 буферной памяти командпредназначен для создания необходимогофзапаса командных слов, обеспечивающего непрерывную дешифрацию команд, атакже для организации небольших цикловДля управления выборкой команд в ием имеется два счетчика, один из 45которых служит для выборки очередной команды на дешифрацию, а второй - для формирования запроса за очередным командным словом. Запрос в ОЗУ за командным словом формируется, когда за О пас слов в буфере становится меньше " необходимого минимума. В блоке предусмотрены два регистра для приема командных слов в направлении ветвления. Обращение в ОЗУ за этими словами йроисходит до того, как будет оп-. -ределено условие ветвления. Для организации циклов внутри блока на специальных регистрах запоминаются номера команд начала и конца цикла, что позволяет при работе в цикле перехо- бО дить с конца на его начало.В блоке 30 осуществляется предварительная дешифрация командныхслов и формирование дополнительной информации (констант). б 5 Установка счетчика команд блока 30вначале осуществляется по сигналам, -пбступающим с йульта 7. Вызов командных слов иэ ОЗУ разрешается по управляющим сигналам (сигналам прерывания), поступающим от ПВВ 3, 4, илипо сигналу с пульта 7. В дальнейшем,установка счетчика команд и связанных с ним регистров программной базы и программного индекса производится блоком 18 формирования процедур при выполнении команд динамических переходов, процедур и прерываний.С помощью устройства 25 управления, устройства 26 распределения адресов стека и устройства 24 формирования команд осуществляется преобразование безадресных команд во внутренний трехадресный формат, При этом в качестве адресов используются номера, ячеек буферного стека 27 операндов, которые свободны в данный момент.В устройстве 26 хранятся номера ячеек буферного стека 27 операндов, упорядоченные по стековому принципу, и номера неиспользованных ячеек, образующих ресурс свободных ячеек. В устройстве 26 сохраняется информация о порядке дешифрации всех выполняемых в процессоре команд. Сформированные в устройстве 24 команды выдаются на исполнение в соответствующие блоки и одновременно выполняется обращение в стек 27 за исходными операндами.При распределении команд по исполнительным блркам осуществляется проверка занятости этих блоков и хранение команд до их освобождения.Устройство 25 управления совместно с блоком 31 анализа прерываний обеспечивается восстановление состояния ЦП при прерываниях и отменах условной ветви выполнения программы. Устройство 25 дает возможность организовать автоматический режим выполнения по одной команде 1 без совмещения с выполнением других), останов после выполнения каждой команды, останов перед выполнением команды с заданным индексом.. Каждая команда, передаваемая на выполнение, содержит код операции ад-, реса первого, второго операндов и результата (адреса стека 27), константуВ зависимости от сложности команды те или иные адреса в команде могут отсутствовать.Выдача команды й заданный исполнительный блок производится при условии его свободности по общим для группы блоков шинам. Исполнительные блоки разбиты на две группы, в одну из которых входят блоки арифметическо-логического устройства, в другую - блоки 18-21. В соответствии с этим команды с устройства 24 выдаются по двум шинаМ. Все свободные в данный момент исполнительные блоки 81-21 или блоки устройства 22 принимают команду, нозапускается для работы лишь тот блок, которому адресована данная команда, а остальные блоки продолжают оставаться ,свободными и воспринимают последующие .команды,.Для адресования информации по АЗУ 28 используется дополнительный пяти- разрядный адрес, так как возможны случаи одновременного занесения информации в буферный стек 27 и АЗУ 28.Устройства 24, 25, 26 реализуются с помощью основных компонентов: регис- тра операции дешифрированной команды, адресного стека выполнения, адресного стека свободных ячеек, очереди выполнения команд, узла формирования адресов исполнительных команд, буфера исполнительных команд, узлов формирования временной диаграммы, управляющих сигналов блокировок выполнения команд, анализа готовности команд в вершине очереди регистра опе раций очереди выполнения.Вершина стека процесса, остальная часть которого расположена в ОЗУ, размещается в ячейках буферного стека 27 операндов и предназначена для 25 хранения промежуточных результатов при вычислении выражений. Буферный стек 27 операндов реализуется с при- менением интегральной памяти, коммутатора и дешифратора адресов, группы триггеров готовности информации, приоритетного узла, узла распаковки слов. Имеется один канал считывания и.один канал записи. Записываемая в стек 27 информация заносится в выходной ре-З 5 гистр стека, Такое решение применено для ускоренияпроцесса передачи Операндов в исполнительные блОки, а такие для передачи на выходную шину стека 27 информации, считанной иэ ОЗУ, которая не должна быть помещена в 40 буферный стек 27, В данном случае исполнительные блоки настроены на прием информации по индивидуальным адресам. Обращения в буферный стек 27 поступа-ют от исполнительных блоков 18-21, устройств 17, 22 и АЗУ 28 на коммутатор адресов, который управляется приоритетным узлом.Через коммутатор операндов поступает слово, подлежащее записи в бу О ферный стек 27. Приоритетный узел Формирует сигнал выборки на основании имеющихся запросов. При переполнении буферного стека 27 часть его содержимого переписывается в ОЗУ если в нем не хватает операндов для выполнения операции, осуществляется подкачка на ОЗУ.Базовые регистры блока 23 определяют адресный контекст работающей процедуры. Они содержат определенные сло-бО ва (дескрипторы) тех областей математической или Физической. памяти, к которым возможно в настоящий момент адресование. С помощью базовых регистров осуществляется преобразованиЕ 5 адресной пары в абсолютный адрес. Адресная пара (и, 1), содержащаяся в командах вызова значений и загрузки адреса после извлечения команды из блока 30 буферной памяти команд, поступает на базовйе регистры блока 23. По номеру и считывается содержимое соответствующего регистра, после чего поле адреса дескриптора складыва"ется с величиной 1. Полученный адреспоступает вустройство 24 формирования команд. Одновременно проверяется,не превышает ли величина 1 размера описываемой дескриптором области.Ассоциативное запоминающее устройство содержит ассоциативные ячейки ипредназначено для хранения и быстройвыборки наиболее часто используемых данных. Для считывания информации изпамяти математический адрес (МА) подается на вход ассоциативной части,где он одновременно сравнивается ссодержимым всех ассоциативных регистров. Если сравнение происходит, то считанное слово спустя такт появляется на выходной шине АЗУ, а затем поступает в буферный стек, на входныерегистры блока 19 и блоков устройства 22. Если требуемая информация обнаруживается в АЗУ,тообращение в ОЗУблокируется.При выполнении операцийзаписи информации пишется безусловно как в АЗУ, так и в ОЗУ. Если считываемого или записываемого слова неоказывается в ОЗУ, то поднего будет отведена ячейка, к которой дольше всего не былб обращения.Ассоциативное запоминающее устройство реализуется с помощью ассоциативных регистров, интегральной памяти, схем сравнения адресов, узлов приоритетного выбора запросов, упаковки слов, управления общими данными параллельных процессов, проверки совпаде" ния адресов записи и считывания, контроля, коммутаторов адресов данных и интегральной памяти, выходного регистра математического адреса, выходного регистра данных и узла задания очередности использования ячеек памяти.Устройство 29 предназначено для преобразования математического адреса в физический адрес ОЗУ. Оно содержит 32 строки таблицы страниц. Математи-ческий адрес поступает одновременно на АЗУ 28 и устройство 29, Если соответствующая строка таблицы страниц находится в устройстве 29, то спустя а такт на его выходе появляется физический адрес. К моменту появления физического адреса на выходе устройства 29 в АЗУ формируется сигнал управления выдачей этого адреса в устройство 17 сопряжения. Если информация по исходному математическому адресу была найдена в АЗУ, выдача физического адреса блокируется, в противном случае производится считывание информации из ОЗУ. Кроме физического адреса началастраницы ответная часть устройства 29содержит поле размера страницы дляосуществления контроля по выходу эапределы страницы. В случае когда стра;ница отсутствует, то нужный математический адрес запомийается и затем передается в блок 18, с помощью которого осуществляется аппаратный поиск потаблице страниц, расположенной в ОЗУ,и найденная строка заносится в устройство 29 на место ячейки, к которойдольше всего ие было обращения. 1 ОВ ОЗУ математичесхим страницам соответствуют страницы переменной длины в соответствии с их фактическимразмером, Они размещаются произвольным образом, т.е. адрес начала стра" 15ницы является полнораэрядным физическим адресом. Адрес слова в ОЗУ определяется сложением адреса начала страницы с адресом слова внутри страницы.Такой способ размещения страниц по Озволяет уменьшить количество незаполненных областей в ОЗУ и тем самым повысить эффективность ее использования.В каждой ячейке ассоциативной частиустройства 29 содержится математический адрес страницы, признак действительности значимостиматематического адреса, контрольные разряды, признак страницы пользователя, а в ответной - Физический адрес начала страницы и ее размер, сопровождаемые конт-ЗОрольными разрядамиУстройство реализуется с помощью схем. сравнения входного математического адреса с математическими адресами, хранящимисяв ассоциативной части, Запросы на об- З 5ращение к устройству 29 от блоков18-21 анализируются узлом приоритетного выбора запросов.Ассоциативная часть устройства 29выполнена на регистрах, ответная часть 4 Ореализована с испоЛьзованием интеграль. ной памяти. В устройстве предусмотрены цепи обращения к ОЗУ непосредственно по физическому адресу, принимаемому во входной регистр. В этомслучае разряды физического адресапбмещаются в поле младших разрядовматематического адреса и либо сопровождаются признаком Физического адреса, либо старшие разряды поля математического адреса находятся в нулевом .состоянии, что в обоих случаяхявляется указанием обращения по Физи-ческому адресу,Во входной регистр устройства 29принимается признак блокировки математического адреса и .признак стиранияматематического адреса. Признакблокйровки формируется запрашивающим блоком ЦП для того, чтобы сохрайить математический адрес страницы,отсутствующей в устройстве, в регист- .ре, который предназначен для этого,При поступлении признака стиранияосуществляется исключение страницы сматематическим адресом, записанным во 5 входном регистре, путем установки внулевое состояние разряда значимостиВ состав устройства, кроме перечисленных узлов, входят сумматор, узлы управления, контроля и поиска ячейки для записи новой строки таблицы.В системе предусмотрена воэможностьдля программиста организовать вход впроцедуру и возврат из процедуры.В аппаратуру заложены алгоритмысмены окружения при входе и возврате,ориентированные на блочную структурупрограмм, йо удобные и для статического распределения памяти, которые запускаются однобайтовыми командами"Вход" и "Возврат". Аналогично предусмотренному входу в процедуру аппаратно реализуются "Случайный вход"и уход на процедуру прерывания. Необходимые действия выполняются с помощью блока 18 формирования процедур,который участвует в выполнении операций, связанных со входом в процедуры и возвратом, а также в выполнении команд перехода. Блок 18 обменивается информацией с базовыми регистрами блока 23, считывая и заполняя ихпри смене окружения, буферным стекомоперандов 27 и с ОЗУ б, формируя ииспользуя связывающую информацию, отражающую динамически возникающие истатически заданные связи процедур.При прерываниях блок 18 организует считывание специального слова(метки прерывания) и вход в процедуру прерывания. Кроме того, блок 18выполняет операции откачки и подкачки при регулировке состояния буферного стека операндов, производит поискпо таблице страниц, выполняет операции взаимодействия центральных процессоров, считывания и записи регистров ЦП.Блок 18 получает команду для выполнения с устройства 24 вместе с адресами операндов буферного стека 27.Операнды принимаются во входной регистр.Обращение в буферный стек 27 и ОЗУосуществляется через выходной коммутатор блока 18.В ячейках буфернойпамяти блока размещаются адреса и указатели, относящиеся к органиэацйи работы стека, к таблицам страниц пользователя и таблицам страниц системы,Для формирования связующей информациииспользуется сумматор и соответствующие регистры.Для управления сменой окруженияслужит ряд схем сравнения и два ре 1 гистра признаков, В блоке 18 проверяется условие при динамических переходах, в нем содержится регистр конФигурации и таймер,В блоке 18 Формирования процедуросуществляется хранение указателей,описывающих состояние стека (областиматематической памяти, в которой динамически размещаются локальные данные и рабочие области процедур задачи); корректировка указателей приподкачке, откачке, процедурных операциях; считывание, формирование, изменение и запись связующей информации, в которую могут заноситься состояние триггеров блока 18 или других блоков центрального процессора,выборка дескриптора программного сегмента по информации в специальных словах (метке или управляющего словавозврата); выдача дескриптора программного сегмента и йомера команды вблок 30 буферной памяти команд; установка триггеров режима при входе,восстановление нрй возврате; коррекция базовых регистров при входе, возврате, динамическом переходе; заданиеномера уровня, на котором работаетпроцедура и определение базовых регистров, к которым можно адресоваться 2 Опо адресной паре,С помощью блока 18 осуществляютсяоперации входа в процедуру случайноговхода в прерывание, возврата из процедуры, динамического перехода и непосредственного перехода, смены стека,поиска страницы формирования метки,подкачки и откачки, считывание регистров и запись в регистры процессора,Кроме того, выполняются операции взаимодействия центральных процессоровсистемы: прерывание других процессоров - выдаются сигналы прерыванияцентральным процессорам и ПВВ, указанным в операнде, поступающим иэ стека;ответ процессора - выдается на процессоры, укаэанные в операнде.При выполнении операции "Ждать"из стека поступает операнд, операциязаканчивается, когда от всех ЦП, указанных в операнде, поступают сигналы, причем учитываются сигналы, пришедшие дб начала операции, но послепредыдущей операции "Ждать".Блок 18 исполняет также командыблокировки внешних прерываний, при 45этом устанавливается триггер маскавнешних прерываний). Выполняемые вблоке операции проверяются с помощью схем контроля.Блок 19 предназначен для выполне.ния операций индексации, Формирова-.ния индексных слов, изменения размерности массива, взятия подмассива иопераций конца цикла. Он реализуетсяс помощью регистров кода операций,дешифратора, схем сравнения адресовдля управйения приемом операндов,регистров индекса, дескриптора, математического адреса ряда сдвигателей,сумматора, ряда коммутаторов и узлойуправления 40Блок 21 предназначен для обрабоктисимвольной (алфавитно-цифровой, цифровой и битовой информации), неремеще"ния массивов в памяти, поиска информации по заданным признакам, сравнения массивов. Он выполняет следующие операции: пересылки слов, пересылки элементов с проверкой отношения и, безусловно, пересылки по шкале, пересылки с переводом и редактированием пересылаемой информации, упаковки и распаковки, поиска по маске, просмотра связанного списка сканирования эталоном, сканирования по шкале, считывания и установки триггеров, Кроме того, блок 21 производит преобразование упакованного массива в набор при считывании по косвенному слову и преобразование набора в упакованный массив при записи набора. В операциях обрабатывается один или несколько массивов и с каждым массивом связывается указатель массива, состоящий из дескриптора и индекса. В качестве индекса может быть целое, битовой набор и индексное слово.Блок 21 реализуется с применением регистра исполнительной команды, буферных регистров, узлов модификации индексов, Формирования математического адреса, обработки, узла анализа перекрытия массивов и узлов контроля.Блок 20 вызова значений предназначен для обращения в ОЗУ эа данными для анализа типа поступивших данных по сопровождающим их признакам, установления Факта выполнения заданной операции или организации повторного считывания данных в случае поступления, например, косвенного слова или дескриптора.Реализуется данный блок с применениемрегистров, узлов анализа, принятых в регистры данных, и узлов Формирования запросов наобращение в память для считывания или записи данных.С помощью блоков арифметическо-логического устройства 22 выполняются операции сложения, вычитания, умножения, преобразования кодов, логические операцииКроме того,. в нем выполняются операции взятия поднабора, взятия элементов, обнуления элементов, установкиединичного значения элементов, вставки поднаборов и величины; ойерации сцепления наборов, подсчета числа единиц, нахождения номера первой единицы, операции над типами и форматами (например считывание типа-формата, проверка типа-формата), преобразования типов в битовый набор, битового набора в любой тип.Каждый блок устройства 22 реализуется с помощью входных регистров приема адресов из устройства 24, приема операндов иэ буферного стека 27 и АЗУ 28, а также приема адресов и операндов с других блоков устройст.ва. Блок 58 выполнения логических операций, кроме того, принимает адреса и операнды со своего выхода.Перекрестные связи между блоками устройства 22 позволяют сократить вре мя передачи операндов, если в каком