Устройство для обмена данными между процессором и периферийными устройствами

.85. Бю Вялыми альное оприбо 25 (08 8)орское ,"С 06 т ФРГ 3/04, т США 3/04,свиде тельствР 3/04, 19779 2800483,1980,У 4156932,1979 (прототи ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ВТОРСНЮМУ СВИДЕТЕЛЬСТВУ(54)(57) УСТРОЙСТВО ДЛЯ ОБМЕНА ДАННЫМИ МЕЖДУ ПРОЦЕССОРОМ И ПЕРИФЕРИЙНЫМИ УСТРОЙСТВАМИ, содержащее генератор синхроимпульсов, память команд, адресный выход процессора соединен с адресным входом памяти команд, информационные выходы которой соединены с информационнойшиной процессора, первый выход генератора синхроимпульсов соединенс входом синхронизаций процессора, о тличающее ся тем,.что, с целью упрощения устройстваза счет сокращения линий связи, введены память данных, таймер, буферный регистр, элемент ИЛИ,два элемента НЕ, элемент ИЛИ-НЕ, два элемента И-НЕ,причем выход буферного регистраявляется адресным выходом устройства, информационные входы - выходы памяти данных и таймера соединены с информационной шиной процессора, выход первого элемента НЕ является выходом записи устройства, вход первого элемента НЕ соединен с входом записи таймера, входом разрешения записи памяти данных и с выходом управления записью процессора, выход управления чтением которого соединен с входом чтения таймера, адресные входы которого соединены с соответствующими разрядами адресной шины процессора, адресные входы буферного регистра и памяти данных соединены с адресной шиной процессора, вход выборки памяти данных соединен с выходом первого элемен та И-НЕ, первый вход которого соединен с первым входом элемента ИЛИ и с соответствующим разрядом адрес- С" ной шины процессора, другой разряд адресной шины которого соединен с вторым входом элемента ИЛИ и с первым входом второго элемента И-НЕ, второй вход которого, второй вход первого элемента И-НЕ, вход выборки памяти команд и вход второго элемента НЕ соединены с соответствующим разрядом адресной шины процессора, первый и второй входы элемента ИЛИ-НЕ соединены с выходами элементов НЕ и ИЛИ соот- О ветственно, а выход - с установочными входами буферного регистра, выход второго элемента И-НЕ соединен с входом .выборки таймера, синхровход которого соединен с вторым выходом генератора синхроимпульсов.1167615 орректор В кая акаэ 4438/48ВН Тираж 710 ИИПИ Государственного коиитета ССС о делам изобретений и открытий Москва, Ж-Э 5, Раушская наб., додписное филиал ППП "Патент", г. Ужгород, ул. Проектна Составитель С, ПестмалРедактор Л. Алексеенко Техред А.Бабинец11Изобретение относится к вычисли тельной и измерительной технике и может быть использовано при построении устройств управления вычислительных или контрольно-измерительных микропроцессорных систем.Известен управляющий компьютер, содержащЮ центральный процессор и устройства обработки данных, каждое из которых содержит блок управ" ления, селектор адреса, селектор состояний, селектор номера перехода, селектор номера переменной, память программ, память данных, де" шифратор адцаа, перепрограммируемую память. Этот компьютер обеспечивает управление независимо от изменения значений адресных параметров Я .Однако устройство имеет большой объем аппаратурных затрат при ега реализации. Известен также блок управления внешними устройствами микропроцессора, управление в котором осуществляется по информационным, адресным и управляющим шинам с применением соответствующих дешифраторов, По меньшей мере часть адресных шин в этом блоке разделена на шины адресации и шины управления в зависимости от числа внешних устройств 2 .Такое построение блока управления оправдано при небольших объемах памяти команд и ограниченном количестве внешних устройств. С ростом объема памяти команд и увеличением числа подключаемых внешних устройств применение подобного блока управления требует дополнительных затрат, например установки дешифраторав, разделения Шин адреса на адресные и управляющие.Наиболее близким к предлагаемому по технической сущности является устройство, содержащее генератор синхраимпульсов, выход "Синхро" котарога соединен с входом "Синхра системного контролера, а шина временной синхронизации соединена с соответствующей шиной микропроцессора, выходы .управления которого соединены по шине управления с входами управления системного контра" лера, первые двунаправленные входы- выходы которого соединены через67615 г 1 О520304050 шину данных с двунаправленными входами-выходами данных микропроцессора, а вторые двунаправленные входы-выходы - с информационной шиной устройства, адресные выходы микропроцессора подключены через шину адреса устройства к адресным . входам памяти команд, информационные выходы которой подключены к информационной шине, Устройство также содержит шесть элементов НЕ, три двухвходовых элемента И-НЕ, один двухвходовый элемент И и один шестивходовый элемент И, триггер, два дешифратора, два селектора-переключателя и четыре порта ввода-вывода 3 .Одним иэ недостатков известного устройства является то, что связь с периферийным оборудованием осуществляется через отдельные порты ввода-вывода. Это приводит к тому, что к контролеру подводится большое количество информационных линий, что делает его применение крайне неудобньк. К тому же, протокол обмена между центральным процессором и портами ввода-вывода получается довольно сложным, так как и память команд и порты ввода-вывода управляются посредством одних и тех же адресных шин, а у памяти команд отсутствует вход выбора кристалла, При организации системы прерывания в приведенном устройстве возрастает количество применяемого оборудования и количество линий связи с внешними устройствами.Цель изобретения - упрощение устройства путем сокращения количества линий связи между устройством управления и клавиатурой.Указанная цель достигается тем, чта в устройство, содержащее генератор синхроимпульсов, микропроцессор, системный контролер, память команд, адресный выход процессора соединен с адресным входом памяти команд, информационные выходы которой соединены с информационной шиной процессора, первый выход генератора синхроимпульсов соединен с входом синхронизации процессора, введены память данных, таймер, буферный элемент ИЛИ, два элемента НЕ, элемента ИЛИ-НЕ, два элемента И-НЕ, причем выход буферного регистра является адресным выходом устройстНа фиг. 1 и фиг. 2 изображена структурная схема устройства; на фиг. 3 - пример организации соединения данного устройства с устройством ввода информации с клавиатуры; на фиг. 4 - блок-схема алгорит" 45 ма программы ввода информации с клавиатуры.Устройство содержит (фиг. 1 и фиг, 2) генератор 1 синхроимпульсов, шину 2 временной синхронизации, 50 микропроцессор 3, адресную шину 4, шину 5 управления, шину б данных, системный контролер 7, информационную шину 8, элемент ИЛИ 9, второй элемент НЕ 10, элемент ИЛИ-НЕ 11,55 память 12 команд, первый элемент И-НЕ 13, память 14 данных, второй элемент И-НЕ 15, буферный регистр 40 3 1 167 ва, информационные входы-выходы памяти данных и таймера соединены с информационной. шиной процессора, выход первого элемента НЕ является выходом записи устройства, вход первого элемента НЕ соединен с входом записи таймера, входом разрешения записи памяти данных и с выходом управления записью процессора, выход управления чтением которого соединен с входом чтения таймера, адресные входы которого соединены с соответствующими разрядами адресной шины процессора, адресные входы буферного регистра и памяти данных соединены с адресной шиной процессора, вход выборки памяти данных соединен с выходом первого элемента И-НЕ, первый вход которого соединен с первым входом элемента ИЛИ и с соответствующим разрядом адресной шины процессора, соответствующий разряд адресной шины которого соединен с вторым входом элемента ИЛИ и с первым входом второго злемен та И-НЕ, второй вход которого, второй вход первого элемента И-НК, вход выборки памяти команд и вход второго элемента НЕ соединены с соответствующим разрядом адресной шины процессора, первый и второй входы элемента ИЛИ-НЕ соединены с выходами элементов НЕ и ИЛИ соот- ф ветственно, а выход - с установочным входом буферного регистра, выход второго элемента И-НЕ соеди 35 нен с входом выборки таймера, синх" ровход которого соединен с вторым выходом генератора синхроимпульсов. 615 416, таймер 17, первый элемент НЕ 18,адресный выход 19, выход 20 "Запись", в ход 2 1 з а про са пре рыв ан ия .Микропроцессор 3 в совокупности сконтролером 7 образуют процессор.Устройство ввода информации склавиатуры содержит (фиг.3) буферный регистр 22 клавиатуры, третийэлемент И-НЕ 23, третий элементНЕ 24, четвертый элемент И-НЕ 25,буферную память 26 клавиатуры, клавиатуру 27,1-2.М, многовходовойэлемент И-НЕ 28, четвертый элементНЕ 29, трехстабильный элемент НЕ 30Устройство работает следующимобразом.В исходный момент времени от устройства начальной установки навход "Сброс" (не показано) генератора 1 синхроимпульсов подаетсясигнал нулевого потенциала сбросамикропроцессорной системы, Генера-тор 1 синхроимпульсов по шине 2 временной синхронизации устанавливаетсчетчик команд микропроцессора 3 внулевое состояние. После установления на входе "Сброс" генератора 1синхроимпульсов сигнала единичногопотенциала под действием синхроимпульсов, поступающих по шине 2 временной синхронизации от генератора 1 синхроимнульсов, начинаетсяприращение содержимого счетчикакоманд микропроцессора 3 после выполнения каждой команды на единицу.При этом в начале каждого машинного цикла микропроцессор 3 вырабатывает "Слово состояния", котороевыдается на шину б данных и синхросигнал "Синхро", который по шине 2временной синхронизации поступаетв генератор 1 синхроимпульсов, Поэтому сигналу и по синхроимпульсуфазы Ф 1, вырабатываемому внутригенератора 1 синхроимпульсов, напервом выходе Синхро последнегоустанавливается сигнал нулевого уровня, длительность которого равнадлительности синхроимпульса фазы ф 1и который поступает на вход синхроййз"ацйи системного койтролера 7.Таким образом, по шине 6 данныхпод действием сигнала "Синхро", вырабатываемого генератором 1 синхроимпульсов, и сигналов на шине 5 управления, вырабатываемых микропроцессором 3, информация записывается либо во внутренний регистр (если микропроцессор выдает 1 Слово состояния")системного контролера 7, либо поступает от микропроцессора 3 по шине 6 данных через системный контролер 7 на информационную шину 8 уст ройства, либо тем же путем с информационной шины 8 устройства поступает в микропроцессор 3 (если осуществляется запись информации в микропроцессор 3).Состояние счетчикакоманд выдается из микропроцессора 3 через адресные выходы на адресную шину 4 устройства (АВОАВ 14).Обращение микропроцессора 3 ко всем другим устройствам и, в частности, к клавиатуре осуществляется как к ячейкам памяти, поэтому для управления периферийным оборудованием используются управляющие выходы системного контролера 7 "Чтение памяти" и "Запись в память". Для разделения при адресации памяти 12 команд и остального оборудования и используется разряд АВ 14 адресной шины 4 устройства. О152025 30 40 45 50 55 При установке на адресной шине 4 устройства адреса, в котором разряд АВ 14 равен нулю, микропроцессор 3 при считывании записывает очередную команду из памяти 12 команд, так как нулевой потенциал в разряде АВ 14 шины 4 поступает на вход выборки памяти 12 команд и тем самым подключает ее к информационной шине 8 устройства, на кото рую выдается содержимое ячейки 12 памяти команд, определенное кодовой комбинацией на адресных разрядах АВОАВ 13 шины 4 адреса устройства. Память 14 данных используется для хранения промежуточных результатов и данных и представляет собой оперативное запоминающее устройство с произвольной выборкой информации. При записи информации в память 14 данных микропроцессор 3 выставляет на шине 4 устройства код адреса, у которого разряд АВ 14 установлен в единицу (это необходимо для того, чтобы память 12 команд в это время была в режиме,"Не выбрано"), и разряд АВ 10 также установлен в единицу. В этом случае на выходе первого элемента И-НЕ 13 установлен нулевой потенциал, который, поступая на вход выборки, устанавливает память 14 данных в режим "Выбрано". Микропроцессор 3 выставляет на шину 6 данных информацию, подлежащуюзаписи в память 12 команд, котораячерез системный контролер 7 посту-.пает на информационную шину 8 устройства и по сигналу Запись в память , поступающему с соответствующего выхода системного контролера 7на вход "Разрешение записи" памяти14 данных, записывается в ячейкупамяти 14 данных, определяемуюкодовой комбинацией на адреснойшине 4 устройства,Таймер 17 предназначен для отсчета временных интервалов, не-.обходимых для предотвращения многократного срабатывания устройстваот одного нажатия на клавишу.Обмен информацией между микропроцессором 3 и программируемымтаймером 17 осуществляется черезсистемный контролер 7 по информационной шине 8 устройства под воздействием сигналов, поступающих навходы Чтение иЗапись таймера 17соответственно с выходов Чтениепамяти" и "Запись в память" системного контролера 7,При этом разрядами АВ 8 и АВ 9 адресной шины 4 устройства опреде-ляется внутренний регистр, участвующий в обмене информацией, а разрядыАВ 14 и АВ 11 должны быть устанбвленыв единицу, так как только в этомслучае на выходе второго элементаИ-НЕ 15 будет установлен нулевойпотенциал, который, поступая на входвыборки таймера 17, устанавливает последний в режим "Выбрано". Тактирование таймера 17 осуществляетсяпо входу синхронизации (С) синхроимпульсами фазы Ф 2 с уровнем ТТЛ-схем,поступающим с второго выхода генератора 1 синхроимпульсов.1Обмен. информацией с перифериинымоборудованием осуществляется поинформационной шине 8 устройства подуправлением сигнала 20 "Запись",появляющегося на .выходе первого элемента НЕ 18 при записи информациииз микропроцессора 3 через системныйконтролер 7 по информационной шине8 устройства в периферийное оборудование, а также под управлением сигналов на адресном выходе 19 устройства, являющихся выходными сигналамибуферной адресной памяти 16, эходыкоторого подключены к адресной шине 4 устройства. Особенность ра1 67615 7боты буферной адресной памяти 16заключается в том, что когда происходит обмен, информацией междумикропроцессором 3 и одним из внут"ренних блоков устройства (память 12команд, память 14 данных или таймер 17), на выходах устанавливаются нулевые потенциалы. При этом ниодно из периферийных устройств к информационной шине 8 .устройства не . 10подключается. Это достигается тем,что при установке нулевого потенциала в разряде АВ 14 или единичногопотенциала хотя бы на одном изразрядов АВ 10 и АВ 11 шины 4 адреса устройства элемент ИЛИ 9, второй элемент НЕ 10 и элемент ИЛИ-НЕ11, включенные соответствующим образом, вырабатывают на выходе элемента ИЛИ-НЕ 11 сигнал нулевого 20потенциала, который поступает наустановочный вход буферной адреснойпамяти 16 и устанавливает на еевыходах сигналы нулевого потенци-ала. 25Устройство управления устанавливает на своем адресной выходе19 адресную комбинацию, достаточную для адресации к конкретному периферийному устройству. На инфор-.ЭОмационной шине 8 устройства устанавливается кодовая комбинация, которая в приведенном на фиг. 3 устройстве должна быть записана вбуферном регистре 22 клавиатуры,а на адресном выходе 19 устройстваустанавливается кодовая комбинация,при которой в разрядах, например,АО и А 1. установлены единичные потенциалы,40При этом на выходе третьего элемента И-НЕ 23 устанавливается нулевой потенциал, который поступаетна вход выбора режима буферногорегистра 22 клавиатуры и устанавливает последний в режим записи.С появлением управляющего сигнала на выходе 20 "Запись" устройствапоступающего на вход синхронизациибуфера клавиатуры, последний записывает информацию с информационной шины 8, устройства в свой внутренний регистр.Затем устройство обновляет адресную комбинацию на своем адрес.ном выходе 19, например устанавливает разряды АО в ноль, а А 1 вединицу8При этом на выходе третьего элемента НЕ 24 устанавливается единичный потенциал, который совместно с разрядом А 1 поступает на входы четвертого элемента И-НЕ 25 иуста-. навливает на его выходе нулевой потенциал, который, в свою очередь, поступает на вход выбора кристалла буферной памяти 26 клавиатуры и подключает ее выходы к шине данных.Устройство считывает информацию о состоянии клавиш 27.1270.В устройстве организовано одноуровневое прерывание, при построении которого решалась задача минимизации входных и выходных сигналов, связывающих устройство с периферийным оборудованием, а также минимизация аппаратурных затрат.Механизм прерывания функционирует следующим образом (рассмотрим на примере устройства, приведенного на фиг. 3). При нажатии хотя бы одной клавиши один из входов многовходового элемента И-НЕ 28 будет подключен к одному из входов буферного регист-, ра 22, так как в исходном состоянии на выходах буферного регистра 22 установлены нулевые потенциалы, на выходе многовходового элемента И-НЕ 28 - единичный, который через четвертый элемент НЕ 29 с открытым коллектором поступает на вход 21 "Запрос прерывания". К этому же входу по схеме монтажного ИЛИ подключаются выходы всех запрашивающих обслуживание устройств. Микропроцессор 3, получив от периферийного оборудования запрос на применение, переходит в режим прерывания. При этом он выдает на шину Ь данных вт юсСлово состояния , которое записывается в системный контролер 7, нафевыходе Подтверждение прерывания" которого устанавливается единичный потенциал. Однако схема системного контролера имеет ту особенность, что когда на его выходе "Подтвержде" ние прерывания" устанавливается единичный потенциал и на этот вывод через ограничивающий резистор подается напряжение +12 В, выходы, связанные с шиной 6 данных, переходят в состояние с большим полным сопротивлением, в результате чего микропроцессор воспринимает безадресную команду, .т.е. управле- а10 1167615 20 9ние передается ячейке памяти 12 ко-манд. Таким образом, управляющийконтролер переходит к определению,какое именно устройство запросилопрерываниеС этой целью на адресном выходе 19 устанавливаетсякодовая комбинация, при которой,например, в разряде А 7 устанавливается единица. Этот сигнал посту-пает на управляющий вход элемента 10НЕ 30 с тремя устойчивыми состояниями по выходу. Сигнал с выхода многовходового элемента И-НЕ 28 инвертируется в нуль и поступает, на"пример, на линию ДМ информационной 15шины 8 устройства. На другие линииинформационной шины 8 устройства поступают сигналы, подтверждающие запросот другого периферийного оборудова"ния.Информация с информационной шины 8 устройства считывается контролером. Приоритет запросов прерывания. определяется программным путем,В устройстве микропроцессор 3 и 25контролер 7 выполнены на серийновыпускаемых интегральных схемахК 580 ВМ 80 и К 580 ВК 2 соответственно,Программируемый таймер 17 являетсятакже серийно выпускаемой схемой,К 580 ВН 53. Буферный регистр 16 представляет собой серийно выпускаемую микросхему К 589 ИР 12,Алгоритм программной части работы устройства с клавиатурой представлен на фиг. 4,Алгоритм функционирует следующим образом.1, При нажатии клавиш клавиатуры микропроцессор переходит к без адресной команде,2. Роль стека в микропроцессорных системах обычно выполняет область ОЗУ, вьщеленная нод стек. Запись содержимого регистров и флаж ков в стек, необходимо проводить для того, чтобы после окончания обработки прерывания при возврате к прерванной программе не потерять информацию, 50 3. В приведенном в описании примере - это адрес, содержащий в разряде А 7 единицу,4. Наибольшая часть определения источника запроса прерывания производится путем поразрядного анализа состояния шины данных. 5. В приведенном в описании примере информация о запросе прерыванияклавиатурой выдается на разряд В 1 в виде логического нуля. 6, В исходный момент в буферномрегистре клавиатуры записаны всенули. В первом регистре микропроцессора устанавливается код, в котором ноль присутствует только водном разряде (в приведенном примере в младшем)7. Второй регистр обнуляется длятого, чтобы в нем организовать счетчисла опрошенных строк клавиш клавиатуры (число перемещений нуля впервом регистре).9, 10, 11. Если ни одна из клавишв строке не нажата, то с буфера клавиатуры будут считаны все единицы.Исходя из специфики системы командмикропроцессора К 580 ВМ 80 информацияинвертируется,11. Если содержимое третьего ре-гистра равно нулю, то клавиши встроке не нажаты.12, Сдвигается ноль в первом регистре,13. В счетчике сдвигов во втором регистре содержимое увеличивается на единицу.14. Анализируется, прошлоличисло сдвигов, равное числу строк,если да, то в 15 и 16 осуществляется возврат к прерванной программе, если нет, то цикл повторяется,начиная с метки М 1.18, Если в строке кнопка нажата,то путем поразрядного анализаосуществляется поиск единицы вразрядах третьего регистра, приэтом число шагов поиска подсчитывается в четвертом регистре иявляется информацией о столбце, вкотором нажата клавиша.19, На основании информации вовтором и четвертом регистрах получим координаты нажатой кнопки(номер строки и номер столбца).20. Из ОЗУ считывается информация о предыдущих состояниях на"жатой клавиши в пятый регистр,21. Информация обновляется и в 22возвращается в соответствующую ячейку ОЗУ.23 Если нажата, например, клавиша "Диапазон", то устройство производит переключение дианаэона работы прибора.111167615 1224, 25, 26, 27. Запускается тай. срабатывания устройства от одного мер, который отсчитывает защитный . нажатия. По окончании защитного интервал времени, необходимый интервала времени контролер возврадля предотвращения многократнОго щается к прерванной программе.