Стенд для контроля и управления процессором

Л 68762 Союз СоветскихСоцнапнстнческннРеспублик ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(28) Приоритет но делам нзабретеннй н атхрытнйДата опублнкования описания 30.09.81 Б, С, Дудкин, А, В. Ермоленко, М. Л, Гафаров, И. С. Рогов,А. П. Цветков и В. И, Шишкин т ду г 1 е 4,. Й 1; ф 1(54) СТЕНД ДЛЯ КОНТРОЛЯ И УПРАВЛЕНИЯ ПРОЦЕССОРОМИзобретение относится к вычислительной технике.Известно устройство, обеспечивающее контроль и управление вычислительными устройствами, содержашее наборники, индикаторы, схемы управления и контроля 11.Основным недостатком подобных устройств являются малые функциональные возможности при проверке, контроле и управлении процессором предварительной обработки информаО ции, а также при поиске неисправностей в про. цессоре. Наиболее близким к предлагаемому является устройство, содержащее блок сопряжения с процессором, блок задания режима, формиро.т 5 ватель рабочих частот, блок останова и блок вызова, который содержит коммутатор команд, регистр вызванных данных, индикатор данных и индикатор адреса, при этом входы коммута 20 тора команд являются первым и вторым входами блока, первый вход регистра вызванных данных является третьим входом блока, второй и третий входы регистра вызванных данных являются соответственно четвертым и пятымвходами блока, выход регистра вызванныхданных соединен со входом индикатора данныхи выходом коммутатора команд, вход индикатора адреса является шестым входом блока,первый вход блока задания режима подключенк первому входу блока останова, второй входкоторого подключен к выходу блока вызова,первый вход которого соединен со вторым вы.ходом блока задания режима, третий выходкоторого подключен к первому входу форми.рователя рабочих частот, второй вход которогоподключен к выходу блока останова, третийвход которого объединен с выходом формирователя рабочих частот и соединен с первымвходом блока сопряжения с процессором, второй и третий входы которого подключены соответственно к четвертому и пятому выходамблока задания режима, шестой выход которого подключен к третьему входу блока вызова,третий выход которого объединен с шестымвходом блока вызова и является адреснымвыходом стенда, пятый выход блока сопряже.ния является управляющим выходом стенда,8762 жения с процессором является первым выходом 1 О 15 20 25 30 35 40 45 50 55 з 86второй вход Олока вызова является вторымвходом стенда 21.Это устройство осуществляет организациюрежимов работы устройств комплекса, индикацию сбоев и неисправностей устройств ком.плекса, формирование требований на обращениек подпрограммам, которые хранятся в долго.временном запоминающем устройстве или оперативном запоминающем устройстве, периодическое или однократное обращение к оперативному запоминающему устройству по любомунабрагшому на пульте адресу и вызов необходимой информации на индикаторы числа и адреса пульта, С помощью данного пульта можнопроводить контроль функционирования, отлад.ку программ, настройку и управление комплексом и профилактические работы,Недостаток устройства - низкое быстродействие.Цель изобретения - повышение быстродействия и достоверности контроля,Поставленная цель достигается тем, что встенд для контроля и управления процессором,содержащий блок сопряжения с процессором,блок задания режима, формирователь рабочихчастот, блок останова и блок вызова, которыйсодержит коммутатор команд, регистр вызванных данных, индикатор данных и индикаторадреса, при этом входы коммутатора командявляются первым и вторым входами блока,первый вход регистра вызванных данных явля.ется третьим входом блока, второй и третийвходы регистра вызванных данных являютсясоответственно четвертым и пятым входамиблока, выход регистра вызванных данных соединен со входом индикатора данных и выходомкоммутатора команд, вход индикатора адресаявляется шестым входом блока, первый входблока задания режима подключен к первомувходу блока останова, второй вход которогоподключен к выходу блока вызова, первый входкоторого соединен со вторым выходом блоказадания режима, третий выход которого подключен к первому входу формирователя рабочихчастот, второй вход которого подключен к выходу блока останова, третий вход которогоподключен к выходу блока останова, третийвход которого объединен с выходом формиро.вателя рабочих частот и соединен с первымвходом блока сопряжения с процессором, вто.рой и третий входы которого подключены соответственно к четвертому и пятому выходамблока задания режима, шестой выход которогоподключен к третьему входу блока вызова,четвертый и пятый входы которого подключеиы соответственно к первому выходу и четвертому входу блока сопряжения с процессором,второй выход которого объединен с шестымвходом блока вызова и является адресным входом-выходом стенда, третий выход блока сопрястенда, четвертый выход блока сопряжения спроцессором является управляющим выходомстенда, второй вход блока вызова является вторым входом стенда, стенд содержит блок вызова, имитатор каналов связи и имитатор канала вычислительного комплекса, при этом блок вызова содержит блок сравнения адреса и ком.мутатор сигналов абонента, выход которого соединен со входом индикатора данных, вход индикатора адреса объединен с первым входомблока сравнения адреса, второй вход которогоявляется седьмым входом блока вызова, первыйвход коммутатора сигналов абонента являетсявосьмым входом блока вызова, третий входблока сравнения адреса объединен с первымвходом регистра вызванных данных, четвертыйвход которого соединен с выходом блока сравнения адреса, четвертый вход которого соединен с третьим входом регистра вызванныхданных и вторым входом коммутатора сигналов абонента, второй выход блока сравненияадреса является выходом блока вызова, первый и пятый входы которого объединены, имитатор каналов связи содержит коммутатор выбора программ, блоки согласования, индикатор, коммутатор выбора канала, коммугаторскорости работы, формирователь тактовых час.тот, при этом группа входов-выходов коммутатора выбора программ является первой группой входов.выходов имитатора, выход коммутатора выбора программы через первый блоксогласования соединен со входом блока индикации, группа выходов второго блока согласования является второй группой выходов имитатора, входы формирователя тактовых частотявляются входами имитатора, группа выходовформирователя тактовых частот через коммутатор скорости работы и коммутатор выбораканала подключена к группе входов второгоблока согласования, имитатор канала вычислительного комплекса содержит блоки согласования, коммутатор сигналов интерфейса, регистрадреса внешнего устройства, формировательимпульсов, блок задания комнад, блок задания байта данных, блок задания сигналов интерфейса, индикатор, блок сравнения, счетчикдлины данных и наборное поле, при этом входпервого блока согласования является входомимитатора, выход первого блока согласованияявляется первым выходом имитатора и соединен со входом коммутатора сигналов интерфейса, выход которого соединен с первымивходами регистра адреса внешних устройств,блока задания команд, блока задания байтаданных, блока задания сигналов интерфейсаи блока сравнения, второй вход которого подключен ко вторым входам блока задания сигналов интерфейса, блока задания байта данных,15 20 25 блока задания команд и коммутатора сигналовинтерфейса, к выходу формирователя импульсов и ко входзм выходного коммутатора цсчетчика длины данных, второй вход которогои третьи входы блока задания команд и блока задания байта данных соединены с группойвыходов наборного поля, третий вход блокасравнения и выходы блока задания сигналовинтерфейса, блока задания байта данных, блока задания команд и регистра адреса внешнегоустройства подключены к соогветствуюшимвходам выходного коммутатора, выход кото.рого подключен ко входу второго блока согласования, выход которого является вторымвыходом имитатора, второй и третий входыкоторого являются входами формирователяимпульсов, седьмой вход блока вызова соединен с шестым выходом блока сопряжегпгя спроцессором, восьмой вход блока вызова со.единен с первым выходом имитатора каналавычислительного комплекса, второй вход которого объединен с соответствующим входомимитатора каналов связи и подключен к выходу блока останова, третий вход которогообъединен с соответствующим входом имитатора каналов связи и соединен с третьим входомимитатора канала вычислительного комплекса,первая группа входов-выходов имитатора каналов связи является третьим входом-выходомстенда, вторая группа выходов имитатора каналов связи является группой выходов стенда,первый вход имитатора канала вычислительногокомплекса является третьим входом стенда,четвертый выход которого является вторымвыходом имитатора канала вычислительногокомплекса,На чертеже представлена блок-схема предлагаемого устройства,Устройство содержит блок 1 сопряжения спроцессором, состоящий из блока обрзшецияк оперативному запомцнзюгцему устройству 2,формирующему последовательность сигналовпри обращении к оперативному запоминающемуустройству в разлипгых режимах, формирователя 3 сигнзлов, формирующего последовзтельность сигналов для чтения любой команды,хранящейся в оперативном или долговременномзапоминающих устройствах процессора, а такжепри чтении команды имитируемой в стенде,формирователя 4 сигналов, формирующего последовательность сигналов при вызове в статическом (остзнова) режиме содержимого операционных регистров вычислительного устройствапроцессора, формирователя 5 сигналов, наборника 6 данных, наборника 7 адреса подпрограммы, наборника 8 адреса операционных регистров, коммутатора 9 адреса г,предназначенногодля выдачи в шину адреса процессора, сформированного в стенде адреса, для оргагшзации ЭО 35 40 45 50 55 контроля и управления), коммутатора 10 лац.ных, предназначенного для выдачи в шину данных процессора (из стецлз), блок 11 вызова,состоягций иэ блока 12 сравнения алресов, фор.мируюшего сигнал результата сравнения адреса,сформированного в стенде, с адресом, находя.шимся в пшце процессора, для организации индикагпги данных в стенде, регистра 13 вызоваданных, предназначено для хранения данных,полученных цэ цпгцы данных процессора, до поступления следующих данных, предназначенныхдля индикации, коммутатора 14 сигналов абонента, предназначенного для выдапг ца индикацию сигналов абоггеггтз, поступающих от процессора через имитатор 15 каналов вычислительного комплекса, комьгутатора 16 команд, предназначенного для выдачи ца индикацию выполняемой команды процессора, индикатора 17 дацньгх и индикатора 18 адреса, имитатор 19 каналов связи, состоящий цз блоков "О и 21 согласования, предназначенных лля сопряжения с ли.ниями стыка Г 1, коммутатора 22 выбора программ, прелнаэцзчсшгого для подключения служебных и ицформзщгонных линий каждого вотдельности канала к стенду, индикатора 23,формирователя 24 тактовых частот, предназначенного лля формирования набора сицхрочастот, ца которых работают используемые каналы связи, коммутатора 25 выбора скоростиработы канала, предназначенного для выборацеобхолимой скорости иэ имеющегося наборасицхрочастот, ца которой, должен работать имитируемый канал связи. коммутатора 26 выбо-.ра ка гала, предцазцачсцного для подключениявыбранной синхрочастоты к соответствующимлиниям синхросцгцалов каждого канала, имитатор каналов вычислительного комплекса 15,состоящий из блока согласования 27 и выходного 28 блока соглзсовагпгя, входного коммутатора 29, сигнала интерфейса, выходного 30коммутатора, регистра 31 адреса внешнего устройства, предназначенного для хранения и выдачи номера внешнего устройства в процессевыполнения команды канала, блока 32 заданиякоманд, предназначенного для задания кодакоманды канала в процессе работы имитаторав основном режиме, блока 33 задания байта1данных, предназначенного для формированиякодов массива данных и выдачи их абоненту,блока 34 задания интерфейса, предназначенцоггэ для формирования сигналов управления ииндентификации канала, наборное поле команд35, счетчика 36 длины дагггпдх, предназначенного для контроля длины массива информации,принимаемого от абонента, блока 37 сравнения,предназначенного для сравнения вида и длиныпринимаемого и передаваемого массива данггьтх,индикатора 38 результата сравнения, и формирователь 39 импульсов, блок 40 остацова, фор868762 8ла, подключает линии служебных признаковчерез блок 20 согласования к индикатору 23.Управление шлейфом информационных линийконтролируемого канала осуществляется кнопкой, (После обрыва шлейфа процессор формирует служебные сигналы о состоянии канала,которые выдаются на соответствующие линии),Таким образом, организуется имитация и контроль состояния каналов связи при автономнойпроверке,Принцип работы имитатора 15 состоит впреобразовании сигналов, поступающих от абонента, в сигнал канала ввода. вывода. Сигналыабонента, поступающие в имитатор 15 черезвходной коммутатор 30 выдаются в блок 34формирования сигналов интерфейса, где преобразуются в сигналы управления и идентификации канала ввода-вывода. Адрес внешнего устройства, поступающий от абонента в регистр31 адреса в процессе выполнения операции приема состояния от абонента, определяет код номера внешнего устройства, к которому имитатор 15 обрацается с той или иной командойканала, Код команды канала в зависимостйот режима работы имитатора 15 либо задаетсяс помощью наборного поля 35, либо зависитот вида информации состояния, поступившейот абонента, и формируется в блоке 32 заданияВид информации, выдаваемой от имитатора 15к абоненту, задается с помощью наборного по 30,ля 35, а также зависит от состояния счетчика.36 длины данных, Наборник 38 длины данныхпредназначен для задания длины массива данных, выдаваемых абоненту, В процессе приемаданных от абонента в блоке 37 сравнения проз исходит анализ совпадения принимаемой информации с информацией, выданной ранее абоненту. Сравнение производится как по виду информации, так и по ее длине. В случае несравнения любого из указанных параметров в блоке40 37 вырабатывается специальный сигнал. Черезвыходной коммутатор 30 сигналов интерфейсапроизводится выдача сигналов управления иидентификации канала, а также кодов адресавнешнего устройства, комнады канала и данных,45 Взаимодействие вышеперечисленных блоков имитатора 15 организуется с помощью управляющихсигналов, сформированных в блоке 42 местно.го управления,5055 мирующий сигналы останова, т.е, сигналы блокировки работы устройств процессора и стенда путем останова частот по условиям, формируемым блоками стенда, блок 41 задания режима, формирователь 42 рабочих частот, предназначенньй для формирования одиночных импульсов, серии рабочих частот от местного ге.нератора, входящего в данный блок, и от опор.ных частот, поступающих от процессора,Стенд работает следующим образом,В режиме оперативного контроля функционирования процессора сигналом от блока 41задания режима через выход 43 отключаетсяместный генератор стенда в формирователе 42рабочих частот, и формирование рабочих частот стенда производится на базе опорных частот, поступающих от процессора. Блок заданиярежимов 41 задает режим динамической индикации, который, управляя блоками 17 и 13,позволяет записать данные, адрес которых задается формирователем 5 из шины данных процессора в блок 12, Занесение в блок 12 производится каждый раз, когда процессор обращается к ячейке памяти с заданным в стендеадресом. Данные в блоке 12 сохраняются доследующего занесения на него из шины процессора и отображаются индикатором 17. При автономном контроле функционирования процессора, который устанавливается автоматически, вместо внешних устройств (каналов свя зи и канала ввода-вывода вычислительного ком. плексх) к процессору подключаются их имитаторы, входящие в состав стенда: имитатор 19 каналов связи и имитатор 15 каналов вычис лительного комплекса, В этом режиме поток данных, который необходимо выдать в каналы связи, формируется в имитаторе каналов вы числительного комплекса и выдается в процессор, где данные проходят соответствующую об. работку, и по синхронизации имитатора 19 выдаются в информационные шины каналов, откуда по шлейфу возвращаются обратно в процессор. В процессоре они проходят обратную обработку и по линиям абонента возвращаются в имитатор 15, где сравниваются с выданным потоком данных, а результат сравнения отображается на индикаторе 41,Принцип работы имитатора 19 следующий.С выхода блока согласования 21 выдаются синхроимпульсы (Т Т, ), которые синхро. низируют прием и выдачу данных процессором по каждому каналу в отдельности. Выбор каждого в отдельности канала и скорости следования синхроимпульсов производится коммутаторами 25 и 26 из набора, формируемого фор мирователем 24. Служебные признаки о состоянии канала, вырабатываемые процессором, поступают на вход коммутатора 22, который, в ;зависимости от номера контролируемого кана-. При автономной проверке предусмотрен опе. ративный контроль функционирования процес сора с имитаторами в режиме динамической индикации и в режиме останова после различных этапов обработки процессором данных, а также сигналов шин абонента через коммутатор 14 на тех же индикаторах 17.В режиме отладки программ производится подключение формирователя 42 рабочих частот и блока 40 останова стенда по сигналам от9 86876блока 41. Для отладки программа предваритель 10 15 го но заносится в . оперативное запоминающее устройство процессора с помощью блоков 2 и 41 и формирователя 5 сигналов. После этого производится установка останова по чтению каждой команды блоком 41. Задание режима чтения команды иэ оперативного запоминающего устройства производится блоком 41, Отладка программы может начаться с любой команды, адрес которой задается наборником 7. Возможно задать режим останова блоком 41 по адресу ячейки оперативного запоминающего устройства, к которой происходит обращение внутри подпрограммы, Адрес останова задается формирователем 5, Чтение любой комнады по заранее выбранному наборником 7 адресу производится с. помощью блока 3,Поиск неисправности производится в режиме автономной работы. каждого устройства процес. сора или в режиме совместной работы всех устройств процессора с подключенными имитаторами 15 и 19. Данные режима задаются блоком 41. Поиск неисправности начинается с определения устройств процессора, в которых произошел сбой, путем останова работы процессора в момент возникновения сбоя. Данный режим устанавливается блоком 41,Поиск неисправности в устройствах процессора ведется одним из следующих путей: оста- иова при чтении или записи управляющей или числовой информации из (в) оперативного запоминающего устройства (режим останова по чтению (записи) из (в) оперативного запоминающего устройства задается блоком 41, адрес информации задается формирователем 5; информация и ее адрес после останова индицируется на индикаторах 17 и 18) циклической обработкой одной и той же управляющей или числовой информации, которая задается наборником 6 (чтение информации из стенда от набор- ника 6 устройствами процессора организуется блоком 41 через коммутатор 14 и шину данных); определения подпрограммы, в которой произошел сбой (постоянное обращение к данной подпрограмме производится с помощью блока 3 и наборника 7; останов по сбою, по командам или при обращении к оперативному запоминающему устройству, адрес ячейки которого задается формирователем 5, в данной подпрограмме осуществляется блоком 41); циклического выполнения одной и той же команды,которая задается наборником 6 (установка режима чтения команд из оперативного запоминающего устройства, ячейку которого имитиру.ет стенд, производится блоком 41, имитацияячейки оперативного запоминающего устройствастендом осуществляется путем выдачи в шинуданных команды через коммутатор 10 от на 25 30 35 40 45 50 55 2 10борника 6); контроля за состоянием операционных регистров вычислительного устройствапроцессора с помощью блоков 4 и 8 (содержимое операционного регистра отображается ин;дикатором 17); проверки ячейки оперативногозапоминающего устройства с любым адресомпри чтении (записи) байта (слова) в однократном режиме с остановом или динамическом ре.жиме, которая осуществляется с помощью блоков 25, 6 и 41 (содержимое ячейки оперативного запоминающего устройства и ее адрес,отображаются .индикаторами 17 и 18).Все указанные выше операции по поиску неисправностей могут вестись в пошаговом режиме, задаваемом блоком формирования рабочихчастот,Введение в предлагаемое устройство имитатора каналов связи, включающего формирова тели тактовых частот, коммутатор выбора скорости канала, коммутатора включения канала, входной и выходной преобразователи, комму. татор выбора канала управления шлейфом й индикатор состояния канала, имитатора каналов вычислительного комплекса, включающего наборники кода команды, байта да 1 шых и длины данных, регистр адреса внешнего устройства, блоки форлгирования команды канала, байта данных, сигналов интерфейса и местного управления, входной и выходной коммутаторы сигна. лов интерфейса, счетчики длины данных, блок сравнения и индикатор, причем в имитаторе каналов связи формирователь тактовых частот входами соединен с выходами блока останова и блока формирования рабочих частот, а выходами - с входами коммутатора выбора скорости работы канала, выходы которого через ком мутатор включения канала соединены с входами выходного преобразователя, выход комму. татора выбора канала через входной преобразователь соединен с входом индикатора состожпи канала, а его выход соединен с кнопкой управления шлейфом, в имитаторе каналов вы числительного комплекса наборники кода команды, байта данных и длины данных соединены соответственно с блоком формирования команды канала, блоком формирования байта данных и счетчиком длины данных, входной преобразователь выходом соединен с входами коммутаторов сигналов абонента имитатора и блока вызова, коммутатор сигналов абонента выходом соединен с входами регистра адреса внешнего устройства, блоков формирования команды канала, байта данных, сигналов интерфейса и блоков сравнения, блок местного управления входом соединен с выходами блоков останова и формирования рабочих частот, а выходом - с входами коммутатора сигналов абонента, блоков формирования команд канала, байта данных и сигналов интерфейса и счетчи86876 10 15 20 25 30 35 40 50 ка длины данных, коммутатор сигналов интер. фейса входами соединен с выходами регистра внешнего устройства, блоков формирования команд канала, байта данных н сигналов интер. фейса, а выходом - с выходным преобразователем, блок формирования байта данных выходом соединен с входом блока сравенния, вы. ход которого соединен с индикатором результата, приводит к повышению оперативности контроля и управления процессором при автономной проверке процессора при развертывании его на объектах АСУ при поиске неисправностей, позволяет обнаружить до 90% неисправнос тей процессора с помощью стенда, без привлечения оборудования каналов связи и вычислительного комплекса с необходимым набором специальных контрольно-проверочных тестов,Наличие в составе стенда блока организации режимов индикации, блока сравнения, адресов, входом соединенного с выходом блока органи. зации режимов индикации, с наборником адреса данных, с выходом блока формирования ра бочих частот, а выходом соединенного с, входом блока остацова и регистром вызванных данных, вхоцом соединенного с выходом коммутатора адреса и адресной шиной процессора, соединения выхода коммутатора данных с входом регистра вызванных данных и шиной дан. ных процессора - все это позволяет индицировать информацию в момент обращения процессора. к данной ячейке памяти, адрес которой установлен наборником адреса данных, с сохранением содержимого регистра вызванных дв 1 гиых до следующего обращения к этой же ячейке как с остановом процессора после вызова, так и без него - в режиме оперативного контроля, Тем самым исключается специальная команда из математического обеспечения процессораповышается его производительность исключается задержка по вызову данных в стенд и ие нарушается работа процессора,Формула изобретения Стенд для контроля и управления процессором, содержащий блок сопряжения с процессором,.блок задания режима, формирователь рабочих частот, блок останова и блок вызова, который содержит коммутатор команд, регистр вызванных данных, индикатор данных и индикатор адреса, при этом входы коммутатора команд являются первым и вторым входами блока, первый вход регистра вызванных данных является третьим входом блока, второй и третий входы регистра вызванных данных являются соответственно четвертым и пятым входами блока, выход регистра вызванных данных соединен со входом индикатора данных и выходом коммутатора команд, вход индик,з12тора адреса является шестым входом блока, первый вход блока задания режима подключен к первому входу блока останова, второй вход которого подключен к выходу блока вызова, первый вход которого соединен со вторым вы. ходом блока задания режима, третий выход которого подключен к первому входу формирователя рабочих частот, второй вход которого подключен к выходу блока останова, третий вход которого объединен с выходом формирователя рабочих частот и соединен с первым входом блока сопряжения с процессором, вто. рой и третий входы которого подключены со. ответственно к четвертому и пятому выходам блока задания режима, шестой выход которого подключен к третьему входу блока вызова, четвертый и пятый входы которого подключены соответственно к первому выходу и четвертому входу блока сопряжения с процессором, второй выход которого объединен с шестым входом блока вызова и является адресным входом.выходом стенда, третий выход блока сопряжения с процессором является первым выходом стенда, четвертый выход блока сопряжения с процессором является управляющим выходом стенда, второй вход блока вызова является вторым входом стенда, о т л и ч. а ю ц 1 и й с я тем, что, с целью повышения быстродействия и достоверности контроля, стенд содержит блок вызова, имитатор канала связи и имитатор канала вычислительногокомплекса, при этом блок вызова содержит блок сравнения адреса и ком. мутатор сигналов абонента, выход которого соединен со входом индикатора данных, вход индикатора адреса объединен с первым входом блока сравнения адреса, второй вход которого является седьмым входом блока вызова, первый вход коммутатора сигналов абонента является восьмым входом блока вызова, третий вход блока сравнения адреса объединен с первым входом регистра вызванных данных, четвертый вход которого соединец с выходом блокасравнения адреса, четвертый вход которого соешгнен с третьим входом регистра вызванных данных и вторым входом коммутатора сигналов абонента, второй выход блока срав.пения адреса является выходом блока вызова, первый и пятый входы которого объединеныимитатор каналов связи содержит коммутатор выбора программ, блоки согласования, индикатор, коммутатор выбора канала, коммутатор скорости работы, формирователь тактовых частот, при этом группа входов-выходов коммутатора выбора программы является пер.вой группой входов выходов имитатора, выход коммутатора выбора программы через первый блок согласования соединен со входом блока индикации, группа выходов второго блока согласования является второй группой выходов имитатора, входы формирователя тактовых частот являются вхОдами имитатора, группа выходов формирователя тактовых частот черезкоммутатор скорости работы и коммутаторвыбора канала подключена к группе входоввторого блока согласования, имитатор каналавычислительного комплекса содержит блокисогласования, коммутатор сигналов интерфейса, регистр адреса внешнего устройства, формирователь импульсов, блок задания команд,блок задания байта данных, блок задания сигналов интерфейса, индикатор, блок сравнения,счетчик длины данных и наборное поле, приэтом вход первого блока согласования является входом имитатора, выход первого блока согласования является первым выходом имитатора и соединен со входом коммутатора сигналовинтерфейса, выход которого соединен с первыми входами регистра адреса внешних устройств, блока задания команд, блока заданиябайта данных, блока задания сигналов интерфейса и блока сравнения, второй входкоторого подключен ко вторым входам блока задания сигналов интерфейса, блока задания байта данных, блока задания команд и коммутатора сигналов интерфейса, к выходу формирователя импульсов, и ко входам выходногокоммутатора и счетчика длины данных, второйвход которого и третьи входы блока заданиякоманд и блока задания байта данных соединены с группой выходов наборного поля третий вход блока сравнения и выходы блоказадания сигналов интерфейса, блока заданиябайта данных, блока задания команд и регист 868762 14ра адреса внешнего устройства подключены к соответствующим входам выходного коммутатора, выход которого подключен ко входу второго блока согласования, выход которого является вторым вькодом имитатора, второй и третий входы которого являются входами формирователя импульсов, седьмой вход бло.ка вызова соединен с шестым выходом блока сопряжения с процессором, восьмой вход бло 1 о ка вызова соединен с первым выходом имитатора канала вычислительного комплекса, второй вход которого объединен с соответствующим входом имитатора каналов связи и подключен к выходу блока останова, третий вход которого объединен с соответствующим вхо.дом имитатора каналов связи и соединен с третьим входом имитатора канала вычислительного комплекса, первая группа входов-выхЬдов имитатора каналов связи является третьим входом-выходом стенда. вторая группа выходов имитатора каналов связи является группой выходов стенда, первый вход имитатора канала вычислительного комплекса является третьим входом стенда, четвертый выход которого яв.ляется вторым выходом имитатора канала вычислительного комплекса. Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССР Иф 546888,кл. 6 06 Е 11/00, 1976,2. Техническое описание ТЮЗ, 624, 259, ТО,1979 (прототип) .8 б 8762 Редактор Н. Буша Заказ 8330/7 ктная,оставитель Н, Быкоехред Л.Пекарь Тираж 748 НИИПИ Государственного комитета С по делам изобретений и открытий 13035, Москва, Ж, Раушская наб., Филиал ППП "Патент", г. Ужгоро орректор Л, БокшодписноеСР