Устройство для контроля передачи информации между каналом и процессором

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик и 960824(1 М К 3 с присоединениемзаявки МфС 06 Р 11/10С 06 Р 3/04 Госуларственный комитет СССР по лелам изобретений и открытий) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПЕРЕДАЧИ ИНФОР МЕЖДУ КАНАЛОМ И ПРОЦЕССОРОМ рогояежиации я Изобретение относится к вычислительной технике и может быть использовано для контроля и наладки каналов ввода-вывода электронных вычислительных машин (ЭВМ) .Известны устройства для контроля каналов ввода-вывода ЭВМ, содержащие информационный регистр, блок согласова ния, регистр команд и блок имитации режимов 1.Наиболее близким к предлагаемому является устройство управления вводом-выводом, содержащее блоки выдачи информации и управляющих сигналов, регистры приема информации и управляющих сигналов, блок управления, регистры команд, данных и состояния, блок адреса, блоки контроля и выборки, блоки контрольных режимов, регулируемых запросов и программного управления режимов, блок указания состояния, причем информационные и управ ляющие входы устройства соединены с входами регистров приема информации и управляющих сигналов, выходы блока управления - с входами блоков выборки, выдачи информации и выдачи управляющих сигналов, выход регистра приема управляющих сигналов подключен к входам блоков адреса, выббрки, вы-,дачи управляющих сигналов, управления программного управления режимов и входу регистра команд, выход кото соединен с входом блока управлени и блока программного управления р мов, выход регистра приема информ подключен к входам регистра команд, блока адреса, блока программного управления режимов и блока контроля выход которого соединен с регистром команд и блоком адреса, выходы блока управления - с входами блока указани состояния, блока контрольных режимов, блока программного управления режимов, входы - выходы блока управления подключены соответственно к блоку регулируемых запросов и регистру данных, выход которого связан с входом блока выдачи информации, входы блока управления подсоединены к выходам блоков выборки, выдачи управляющих сигналов, программного управления режимов и блока адреса, выход которого соединен а входом блока выдачи информации, выход блока программного управления режимов соединен с блоком регулируемых запросов и регистром состояния, выход блока. контрольных режимов - с входами блока выдачи ЗО управляющих сигналов, блока выборкии выдачи информации, выход блока выдачи управляющих сигналов подключен к входам блока выдачи информации, блока управления и блока указания состояния, один выход которого соединен с входом блока выдачи информации, а второй - с регистром состояния, выходом подключенным к выходу блока выдачи инФормации 2.Однако известное устройство не обеспечивает выдачи информации о 10 неисправности в работе канала непосредственно в процессор. Целью изобретения является повышение быстродействия, 15Поставленная цель достигаетсятем, что в устройство, содержащеерегистр выдачи управляющих сигналов,выход которого соединен с первымвходом первого элемента ИЛИ, блоквыдачи информации ,регистр адреса,регистр команд, выходы которогосоединены с входами дешифратора команд, группу элементов И контрольных режимов, элемент И выборки,группу элементов И байта состояния,выходы которых соединены с входамивторого элемента ИЛИ, и блок контроля по четности, причем первый выход регистра выдачи управляющих сигналов соединен с первым входом блокавыдачи информации, первыми входамиэлементов И байта сОстояння группыи блоха контроля по четности и подключены х выходной управляющей шинеустройства, выходы элементов И контрольных режимов группы соединены сгруппой входов первого элемента ИЛИи вторым входом блока выдачи информации, выход которого соединен с выходной информационной шиной устройства, 40выход дешифратора команд соединенс первыми входами элементов И контрольных режимов группы, регистра выдачи управляющих сигналов, третьимвходом блока выдачи информации и вто рыми входами элементов И байта состояния группы, выход регистра адресасоединен с четвертым входом блокавыдачи информации и вторым входомблока контроля, первая входная управляющая шина устройства - с первымвходом элемента И выборки, вторымвходом регистра выдачи управляющихсигналов, вторыми входами элементовИ контрольных режимов группы, первым"входом регистра команд, третьимвходом блока контроля и первым входомрегистра адреса, первая входнаяинФормационная шина устройства соединена с вторыми входами регистра команд и регистра адреса и четвертым бОвходом блока контроля, выход блокаконтроля,. - с вторым входом элементаИ выборки, выход которого соединенс третьим входом регистра выдачиуправляющих сигналов, выходы первого 65 и второго элементов ИЛИ соединены соответственно с выходной управляющей шиной устройства и пятым входом блока выдачи информации ,введены регистр состояний, третий элемент ИЛИ, регистр ошибок и формирователь сигнала прерывания, состоящий из генератора одиночных импульсов, выход которого соединен с первыми входами первого и второго элементов И, выходы которых соединены соответственно с выходными шинами внешних пре рываний и блокировки синхронизации устройства, первый выход регистра состояний соединен с четвертым входом регистра выдачи управляющих сигналов, третьими входами регистра команд и элементов И байта состояния группы, выход блока контроля соединен с первым входом регистра ошибок, второй вход которого соединен с выходом дешифратора команд, а выходы - через третий элемент ИЛИ с первым входом регистра состояний, второй вход которого соединен с первой входной управляющей шиной устройства, входные адресная, вторая управляющая и вторая информационная шины устройства соединены с соответствующими входами регистра состояний, второй выход которого соединен с входом генератора одиночных импульсов и вторыми входами первого и второго элементов И, а третий и четвертый выходы - соответственно с третьими входами первого и второго элементов И.На чертеже представлена схема устройства. Устройство содержит регистр 1выдачи управляющих сигналов, первый элемент ИЛИ 2, группу элементовИ 3 контрольных режимов, элементИ 4 выборки, первый и второй элементы И 5 и 6, генератор 7 одиночныхимпульсов, регистр 8 команд, дешифратор 9 команд, блок 10 контроля,состоящий из элементов И 11, узла12 контроля четности и схемы 13сравнения, группу элементов И 14байта состояния, второй элемент ИЛИ15,регистр 16 адреса, блок 17 выдачи информации, состоящий из элемента И 18, сумматора 19 по модулюдва и групп элементов ИЛИ 20 й И 21,регистр 22 ошибок, регистр 23 состояний с разрядами 23 23 и 23третий элемент ИЛИ 24, формирователь 25 сигнала прерывания,.образованный генератором 7 и элементамиИ 5 и 6, вторые входные управляющую26, информационную 27 и адресную 28шины устройства, первые входные управляющую 29 и информационную 30 шины устройства, выходные информационную 31, управляющую 32, внешних прерываний 33 и блокировки синхронизации 34 шины устройства,Устройство для контроля передачи информации между каналом и процессором подключается к каналу ввода- вывода при помощи управляпших и информационных шин 31,32, 29 и 30 устройства и канала. С целью задания устройству исходного состояния и различных режимов работы оно подключается к процессору с помощью управляющих, информационных и адресных шин 26-28 прямого управления.10С целью сообщения в процессор об обнаруженных ошибках в работе проверяемого канала устройство подключено к нему с помощью шины 33 внешних прерываний интерфейса прямого 5 управления. С целью останова блока синхронизации процессора при обнаружении ошибок в работе проверяемого канала устройство подключено с помощью шины 34 управления блоком син О хронизации процессора.Выполнение операций ввода-вывода в устройстве начинается с процедуры задания режима работы устройству с помощью команды фПрямая запись", 25 По команде "Прямая запись" процессор выдает адрес регистра 23 состояния устройства и сигнал "Запись" по адресным и управляющим шинам 28 и 26 интерфейса прямого управления. 30 По этим сигналам регистр 23 состояния устройства подготавливается к .приему информации с информационных шин 27 интерфейса прямого управления В конце сигнала записи процессор 35 выставляет байт данных в виде потенциальных сигналов на информационных шинах 27 интерфейсов прямого управления, которые задают требуемое состояние регистру 23 состояния устройства (исходное - счет, работа - останов, автомат - фазовый, мультиплексный - монопольный, блокировка прерываний - разрешение прерываний, работа синхронизации - останов синхронизации,и др.). Из всех перечисленных ф 5 разрядов регистра 23 состояния устройства выделим три разряда: 23 "Работа ост=нов", 23,."Блокировка прерываний- разрешение прерываний", 23 "Работа синхронизации - останов синхрониза- . 50 ции", которые могут находиться только в одном из двух укаэанных состояний.После задания устройству режима работы выполнение операций ввода-вы вода начинается с процедуры начальной выборки. Начальная выборка осуществляется следующим образом.Какал выставляет на информационные шины 30 байт адреса и сопровождает его признаком "Адрес канала" на управляющих шинах 29. Байт адре-, са анализируется схемой контроля на четность. Если блок 10 контроля .обнаружитнеправильную четность байта адреса,поступившего из канала, регистр 22ошибок канала по соответствующемусигналу из блока 10 контроля зафиксирует эту ошибку. Затем сигнал с со ответствующего триггера регистра 22 ошибок канала переводит разряд регистра 23 состояния 23 л фРабота - останов" в положение "Останов", состояние которого .через второй выход регистра 23 состояния поступает на вход генератора 7 одиночных импульсов и вторые входы элементов И 5 и б.Генератор 7 одиночных импульсов вырабатывает одиночный импульс, который поступает на первые входы элементов И 5 и б.Если в процедуре задания работы . устройству разряд "Блокировка прерываний - разрешение прерываний" 23 установлен в положение "Разрешение прерываний" или если разряд "Работа синхронизации - останов синхронизации" 23 л установлен в положение "Остаков синхронизации" регистра 23 состояния, то сигнал с выхода элементаИ 5 поступает в процессор в качествесигнала внешнего прерывания по шине33 внешних прерываний интерфейса прямого управления или с выхода элемента И б поступает в качестве сигнала останова блока синхронизации процессора по шине 34 управления блоком синхронизации процессора, тем самым сообщая, что в работе канала обнаружена ошибка.В блоке 10 контроля.при отсутствии ошибок происходит сравнение адресов, выданного каналом и выданного устройством, и в случае сравнения адресов выдается сигнал "Адреса равны" на элемент И 4 выборки.С задержкой, достаточной для декодирования адреса, канал выдает сигнал "Выборка канала" на входныеуправляющие шины 29, Этот сигнал поступает через элемент И 4 выборки на вход регистра 1 выдачи управляющих сигналов,По сигналу "Выборка канала" в регистре 1 выдачи управляющих сигналоввырабатывается сигнал "Работа устройства", который по соответствующей управляющей шине 32 устройства поступает в канал, указывая, что выбранноеустройство подключено к интерфейсу. Затем устройство выдает собственный адрес из регистра 16 адреса через блок 17 выдачи информации на информационные шины 31 устройства, а из регистра 1 выдачи управляющих сигналов на соответствующую шину 32 устройства после того, как снят признак "Адрес канала", - сигнал "Адрес устройстваф.Канал сравнивает выданный и принятый от устройства адреса и, еслиони равны, снимает байт адреса с информационных шин 30 канала, устанавливает на них байт команды и подаетодновременно на соответствующую управляющую шину 29 канала сигнал "Управление канала". Байт команды канала проверяется в блоке 10 на четность и анализируется на предмет включения данной команды в список разрешенных команд устройства.Если блок 10 контроля обнаруживает неправильную четность команды,выданной каналом, или если она невключена в список команд данногоустройства, то блок 10 вырабатываетсигнал, который запоминается на соответствующем разряде регистра 22 ошибок канала, а дальше процедура сообщения об ошибке в работе канала в процессор аналогична описанной при неправильной четности адреса, полученного устройством из канала.При условии правильной четности и наличии в списке команд данного устройства байт команды запоминается в регистре 8 и декодируется в дешифраторе 9. При этом признакипринятой команды выдаются в регистрвыдачи управляющих сигналов, элементы И контрольных режимов, элементы И байта состояния и регистра ошибок канала. По сигналу "Управление канала" устройство снимает байтсобственного адреса с информационныхшин 31,.сбрасывает сигнал "Адрес устройства", помещает на информа,ционные шины 31 устройства в зависимости от принятой команды сформированный элементами 14 и 15 байт состояний через блок 17 выдачи информации, а после того, как каналом снят сигнал "Управление канала", устанавливает сигнал "Управление. устройства" на соответствующий шине 32 устройства через регистр1 выдачи управляющих сигналов. Если принятая команда не требует передачи данных, устройство вьщает конечный байт состояния с признаком ПКанал кончил". Если принятая команда требует передачи данных, выдается Нулевой байт состояния. Получив байт состояния устройства, канал снимает байт команды с выходных информационных шин 30, сбрасывает сигнал Управление канала" и устанавливает на соответствующейуправляющей шине 29 сигнал "Информация канала". По сигналу "Информацияканала" устройство снимает начальный байт состояния с информационныхшин 31 устройства и сигнал "Управление устройства" с управляющих шин 32, устанавливает в регистре 8 разряд передачи данных, а в регистре 1 формируется запрос на передачу данных. В случае, если в регистре 23 состояния устройства задан монопольный режим, сигнал "Работа устройства" неснимается до конца передачи данных,если задан мультиплексный режим,то сигнал сбрасывается после начальной выборки и устанавливается снована время передачи каждого байта ит.д.На всех этапах выполнения операций ввода-вывода (начальная выборка.,передача данных, передача окончаний)могут возникнуть ошибки в работе канала. Всякое нарушение в последовательностях сигналов обнаруживаетсяблоком 10 контроля и после декодирования фиксируется в. регистре 22 оши ошибок канала. Так, с помощью блока10 контроля обнаруживаются и фиксируются в регистре 22 ошибок следующиеошибки в работе канала: код команды,заданный каналом, не включен в список команд устройства, одновременноеприсутствие сигналов "Управление канала" и "Информация канала", сигналы "Информация канала" и "Управление канала" выданы в отсутствие сигналов "Управление устройства" или"Адрес устройства" или "Информацияустройства", сигнал "Адрес канала"выдан при снятых сигналах "Выборка: устройства" и "Выборка канала", на- ЗО личие на выходных шинах канала каких-либо сигналов при отсутствиисигнала "Работа канала", неправильная четность байта команды, адреса, данных и др. Процедура сообщения в процессор об обнаруженныхошибках в работе канала аналогичнаописанной выше на примере начальнойвыборки.Сигнал прерывания в процессорезапускает программу, обеспечивающую 40 повторение процедуры обмена канала,с устройством, при выполнении которой обнаружена ошибка, В случае повторного обнаружения запускается другая программа, которая обеспечивает45 выдачу оператору информации о состоянии канала в момент возникновения ошибки.Сигнал останова блока синхронизации процессора переводит процессор и канал в такое состояние, которое позволяет с помощью устройства визуального отображения посмотреть состояние регистров процессораи канала в момент обнаружения ошибки в канале.Формула изобретенияУстройство для контроля передачи информации между каналом и процессором, содержащее регистр выдачи управляющих сигналов, выход которогосоединен с первым входом первого элемента ИЛИ, блок выдачи информации, регистр адреса, регистр команд,выхо пе вого и второго элементоввыходы которого соединены с входами вы ды рпу элементов ИЛИ соединены соответственно с выдешифратора команд, группу эхо ной правляющей шиной устройстИ контрольных режимов, элемент И вы- ходно управтояния выходы которых соединены свходами второго элемента ИЛИ, иРчто с целью повышения быстродейстГвия, оно содержит регистр состояний,блок контроля по четности, причемпервый выход регистра выдачи управ- третий элемент ИЛИ, регистр ошибокляющих сигналов соединеннен с первым и Формирователь сигнала прерывания,входом блока выдачи информации, пер- состоящий из генератора одиночныхвыми входами элементовентов И байта сос импульсов, выход которого соединентояния группы и блока контроля по с первыми входами первого и второгочетности и подключе ы кл чены к выходной уп- элементов И, выходы которых соедиравляющей шине устро се устройства выходы иены соответственно с выходными шиблоки овэлементов кИ онтрольных режимов груп- нами внешних прерываний и локировпы соединены с груп пой входов перво ки синхронизации устройства, первыйго элементаи вторИЛИ и вто ым входом бло- выход регистра состояний соединенка выдачи информации,ф м ии выход которого с четвертым входом регистра выдасоединен с выходно ин ой нформационной чи управляющих сигналов, третьимишиной устройства, выход де 1 рдешифратора входами регистра команд и элементовкоманд соединен с первыми вхыми входами ц И байта состояний группы, выход блоэлементов И контрольных режимов гльных ежимов груп- ка контроля соединен с первым входомпы, регистра выдачи упруправляющих сиг- регистра ошибок, второй вход .которогоналов, третьим входом лока вб к выдачи соединен с выходом дешифратора команд,нт ИЛИвто ыми входами элемен- а выходы - через третий элементинформации и вторыми вхом егист а состояний,тов И байта состояния группы, выход 5 с первым входом рег реса соединен с четвертым второй вход которого соединен с перрегистра адреса соединой ст ойвходом блока выдачи иб выдачи информации и вой входной. управляющей ш у рвторым входом блока контроля, первая ства, входные адресная, вторая управвходная управляющая шинаина устройства - ляющая и вторая информационная шиныс первым входом элементаента И выборки30устройства соединены с соответствуювторым входом регистра ввыдачи управ- шими входами регистра состояний, втоляющих сигналов, вторыми вхыми входами рой выход которого соединен с входомэлементов контрольн генератора одиночных импульсов игруппы, первым вым входом регистра ко- вторыми входами первого и второгоманд, третьим входом лм блока контроля элементов И, а третий и четвертыи первым входом регистра адрадреса пер- выходы - соответственно с третьимитьИ.вая входная информац ионная шина уст" входами первого и второго элементоьройствасоединена с вторыми входами Источники информации,регистра ко анд иМ- регистра адреса принятые во внимание при экспертизеСРм блока контроля 1. Авторское свидетельство ССвыход блока контроля - с вторым вхо М б 42703, кл. С Об Е 3/Ое4 С Об Р 11/04дом элемента И выборки, выход кото.им входом ре. Авторское свидетельство СССРрого соединен с третьимОб Е 304 1974.гистра выдачи управляющих сигналов, Р 519705, кл. С Об/