Устройство для контроля логического состояния элементов цифровых объектов

(51) 4 С 06 ОПИСАНИЕ ИЗОБРЕТЕНИЯ и Д ВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Индикатор логических состояний.- Электроника, 1977, У 5, с. 58.Динамический логический пробник. - Электроника, 1980, У 16, с. 61, (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКОГО СОСТОЯНИЯ ЭЛЕМЕНТОВ ЦИФРОВЫХ ОБЪЕКТОВ(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля выходных уровней цифровых блоков, модулей, ячеек и микросхем. Цель изобретения расширение функциональных возможностей устройства эа счет обеспечения возможности выявления отрицательных уровней и уровней, превьпдающих уровень логической единицы на выходах цифровых объектов, и эа счет обеспеченияавтоматического контроля выходныхуровней сравнением с эталонными уровнями. Устройство содержит два резистора, пять компараторов, источник положительных опорных уровней, источникотрицательных опорных уровней, переключатель типа логики, регистр, задатчик пускового сигнала, блок управления и анализа, блок индикации. Засчет введения двух дополнительныхкомпараторов обеспечивается воэможность контроля отрицательных уровнейи превьппения уровня логической единицы, Введение регистра, блока управления и анализа и задатчика пусковогосигнала обеспечивает возможность контроля выходных уровней циФровых объектов, что расширяет функциональные возможности устройства. 1 з. и. ф-лы,2 ил 1 табл, 1 252793 иИэ)бретение Относится к автоматикеи вычислительной технике и может бытьиспОльэовднО для контрОЛ 5 ВьгхОдных уровней цифровых блоков, модулей и микросхем. 5Цель изобретения - расширение Функциональных возможностей устройства за счет обеспечения возможности выявления отрицательных уровней и уровнепревышающих уровень логической единицы на выходах цифровых объектов, и за счет обеспечения автоматического контроля выходных уровней сравнениемс эталонными уровнями.На фиг.1 приведена схема устройст в, на фиг.2 - схема блока управления,Устройство (фиг. 1) содержит вход 1, первый резистор 2, четвертый 3, первый 4 второй 5, третий 6 и пятый 7 05111 рдторьг Второй резистор 8 11- 20 сокоолнй)источник 9 положительных опорных уровней, переключатель 10ти 11 д тОгек 1 есточник 1 1 Отрицательных опорных уровней, регистр 2, здддтчик 3 пускового сигнала, блок 1 25 управления и анализа, блок 15 индикации,(фиг,2) содержит счет)сик 6 адреса,первый элемент 17 задержки, блок 18 ЗОпостоянной памяти, преобрдэователь19 кодов, элемент 20 срдвнения, 3 Этриггер 21, второй элемент 22 задержки, Формирователь 23 сигндлд сброса,третий элемент 24 задержки.35Устройство работает слегупл обРДЭОМ.В ГдснРЯжеИ 011 ердторд находится идтОстРтескдгт кд 1)т:т Объекта кОВт 1 опя е дидгнс)Отхи В т)де схемы рдс40Г 10 ложен 1 я мтросхем 1 1)ддиоэлементотнд плате с )днесенными на ней пронумерованными то)м 1 уровень напряжсниЯ которых нес)бхоГимо коитро)7 ироВдтьв процессе контрТя нли диагностики45объектаОператор устанавливает вход 1 уст.ройствд нд нервуо контролируемую точку, ВхОднд 5 ин 1)01)51 дция черсгэ реэ 1 стор2 поступает на вторые Входы комидраторов 3 7 и на Один иэ выОдов вьсо -космного рсзесторд 8. Компдраторы 37 предндзнд сг д:тя регистрации уровней логических нулей, ОиТД уронНЕй, ТРЕЗщг,.гаИХ ЛОГИЧССКУЮ ЕДТНИЦУ,Отри)дтелнь;х 1) 011)гет т сок оил 11 е -дансного состояния тд входе устройства. Принцип действя колла 1)дторов 3-7 зависит от схемы, по которой они построены, Компдраторы 3-7 могут быть реализованы, например, на микросхемах К 521 СЛЗ. Если на один из входов такого компаратора подать опорный уровень напряжения, д на другой вход - изменяющийся уровень то при значениях напряжения на втором входе, меньших опорного, на вьходе компаратора присутствует уровенькомпаратора логической единицы. Если изменяющийся уровень напряжения превысит опорный, то на выходе компаратора уровень ), изменится на нулевой уровень.Если в предлагаемом устройстве, использовать, например, микросхемы К 521 СЛЗ то в состоянии, когда вход 1 устройства не касается токоведущих поверхностей (вг.сокоилпедансное состояние), нд вторые входы компараторов 3-7 от источника 11 отрицательных опорных уровней через высокоомный резистор 8 поступает отрицательное смещение, выбранное таким образом, что нд первых входах компараторов 3-6 )11)рне уровни ревышдют это смещение, Й на первом входе компаратора 7 опорный уровень ниже (более отрицательны 1)чем смещение, Тоддваемоена вто рые входы.В этом случае на вьгкодах компараторов 3-6 будет присутствовать напряжен;е Б , компардторов, а нд выходе компараторд 7 - нулевой уровень, ОтриТдтельные опорные уровни, формируемые источником 11 ОтИдательных опорных уровнеи, выбираются в зависимости от чувствительности микросхем компдраторов и могут иметь значения десятых долей вольта (например, -0,1; -0,2 и -0,3 В соотвс.тственно). Тдк как пороговыс выходные уровни тОг, Он и "Лог. " ДЯ П 10 ТТЛ серв составляют со)твс тственно 0,9 и 1,8 В, а для 7". КОП серии при напряжении питания 5 Б - соответственно 1,5 и 3,4 В, то сточник 9 положительных опорных уровней ф)рмрует уровни напряжения 0,9, 1,5, 1,9, 1,4 и 5,5 В первые четыре 11 э которых постудют нд кОмп 1 рдт 01)ы 5 и 4 через переклк)чдтвль 1 О типа логикиЕсн производится контроль ци 1)ровьгк объектов с ИС ТТЛ серии, то переключатель 9 устанавливается в положение ТП" и нд первые Входы компараторов 5 и 4 подаются соответственно уровни напряжения 0,9 и 1,9 В. При положении793 1252 Значение вьгхглного кола кпмпараторов Уровень полаваемого на вкоцСостояние на пыхоцах компараторон Полокениепереключателя 9 устройства напрнъения 4 567 Отсутствие контакта или нысокоимпецансное состояние Произвольное Высокоичпецансноесостояние пг егпгпгг гг О 0 О Напрякениег превьппаююее 5,5 В Напрчкеннег превьппакп еуровень "Лог,Напраение "гог, " 1,9-5,5 В о о о оч ттл 3,4-5,5 В 0,7-1,9 В кцоп ттл ппг ппг 1,5-3,4 В кол о ап нгение Лог О О,1-0,7 В г гтл О,1-г 5 В кОп Напраение мечьгпе ургганя 0,3 В Огрг нательныенапрнганн Пггчгг Проичнольное"чггг зпереключателя 9 "КИОП" на первые входы компараторов 5 и 4 подаются соответственно уровни 1,5 и 3,4 В. Если на вход устройства подать напряжение, соответствующее уровню 1 Лог. О", 5 (т. е. не превьгшающее 0,9 В для ТТЛ серии и 1,5 В для КМОП серии), то при соответствующем положении переключателя 9 на выходах компараторов 3-5 сохранится уровень Б , а на выходах 10 компараторов 6 и 7 будет нулевой уровень.При постепенном повышении напряжения на входе 1 до достижения уровня "Лог. 1" (т. е, до 1,9 В для ТТЛ се рии и 3,4 В для КИОП серии) при соответствующем положении переключателя 9 на выходах компараторов 5-7 присутствует нулевой уровень. При превышении напряжением на входе 1 уровня "Лог, 20 1" нулевой уровень присутствует на 45Из таблицы следует, что каждому извозможных состояний входа 1 соответствует определенное состояние логических символон на выходах компараторон 3-7, При использовании вместо компара торов К 521 САЗ других компараторон их выходные символы могут отличаться,Резистор 2 предназначен для ограничения входного тока компараторов 3-7, Его величина зависит от типа микросхем, применяемых в компараторах.Резистор 8 - нысокоомцый (сопротивлением несколько мегаом), необходим для выхгдах компараторон 4-7, а при превышении уроння 5,5 В - ца ньхолах всех компараторов,3-7. При подаче ца вход 1 устройства уровня напряжения нике, чем отрицательный опорный уровень, поступающий на первый вход компаратора 7 (т, е. н дацом случае уровня ниже -0,3 В), то на ньгходах всех компараторон будет присутствовать уровень Бит (логическая единица).В результате устройство способно распознавать подаваемые на его вход отрицательные уровни напряжения, уровни "Лог, Ом для ТТЛ и КЛОП серий, ронни, превьппаюшие уровень г ЛогО о меньшие уровня ггЛог1", уровни "Лог. 1" для ТТЛ и КМОП серий, уровци, превышающие уровень "Лог. 1", а также высокомпедацсное состояние,Коды, формируемые на выходах компараторон 3-7, приведены в таблицс . о Вагинение полипе"ог, О", но меньшеог.того, чтобы создавать отрицательноесмещение ца вторнх входах компараторов 3-7, когда игла устройства це касается токовепущих поверхностей. Приустановке входа 1 устройства ца исследуемые элементы резистор 8 предохраняет их от короткого замыкания с выходом источника 11 отрииателных уровней,С Выходов компяраторон 3-7 информация об уровне сигнала ца входе 1 в параллельном коле цси туиает ца вход регистра 12, После того, как ход 15 1252устройстна установлен на исслеуемуюточку объекта, оператор с помощью задатчика 13 задает пусковой сигнал.При этом сигнал с эадатчика 13 поступает на вход синхронизации блока14 управления и анализа. Последнийформирует сигнал на своем выходе синхронизации, по которому производитсязапись информации об уровне входногосигнала с выходов компараторов 3-7в регистр 12. С выходов регистра 12информация поступает на информационные входы блока 14, который анализирует, соответствует ли контролируемыйуровень сигнала требуемому в даннойточке объекта, и передает информациюОб уровне сигнала и результата анализа в блок 15 индикации в коде, соответствующем применяемому блоку 15 индкадин, Начальная установка рсгистра о2 производится сигналом с выходаспроса блока 11 управления.111 к 5 индикации отображает уронеь сигнала в исследуемой точке объекта и 1 нд 1 рует, соответствЪет лп дОн требуеоьч,ГзО.;4;1 равнения и анализа.,1 н,"г с задатчпка 13 поступает навход счетчика 1 б адреса и переводитегопервое состояние, Этот же сигнал, заде 1 ж;нй нп элементе 17 за,держки н время срабатывания счетчика16, поступает на управляющий вход,.5 к 18 постоянной памяти, в котором35хранятся кодовые комбинациисоответ тзукще этапоным значениям уровнейнапряжений в кснтролпруемых точкахОб.екта. Па вых 1 де блока 18 появляется 1 н 1 рьа 1, хранящаяся в его пер 401011 Япой;Е. 1 РОЕ ТОГО) СИГЕСЗП С ВЫ:.Ода эпеьета 17 задержки поступаетна выход снхроншза 1 блока 14 управления и нализа н далее на синхронизирующи вход регистра 12,45С выходов регистра 12 информация Об уровне сигнала в контролируемой то с бьек га поступает на информациОнныг входы блока 14 УИГанления и анализа и далее на преобразователь 195" кода и и первую группу информационных ходов элемента О сравнения. Последний пр 01 з 10 дит анализ на соотнетстве кс"а, постунищего с выходов регистр:1, и кода, поступизшего с вы ходов бО а 18, Резу: тат анализа с выхода элемента 20 сравнения поступает на П-вход Т)-трггера 21, на синх 793 бронизирующий вход которого поступает сигнал, задержанный на элементе 22 задержки на время срабатывания элемента 20 сравнения. С выхода П-триггера 21 сигнал результата сравнения поступает на один из информационных входов преобразователя 19 кодов,Го сигналу, поступающему на управляющий вход преобразователя 19 кодов с выхода элемента 24 задержки, время задержки которого равно времени срабатывания 0-триггера 21, преобразователь 19 кодов приводит информацию об уровне контролируемого сигнала иего соответствии эталону к виду, соответствующелу применяемому блоку 15 индикации,ЛналогчО анализируется состояние остальных контролируемых точек объекта. При этом каждый раз счетчик адреса переводится в следующее состояние и, таким образом, номера выбираемых ячеек блок 18 постоянной памяти соответствуют номерам контролируемых точек объекта, Лля установки элементов устройства з исходное состояние служит Формирователь 23 сигнала сброса.В каестве преобразователя 19 кода может быть использовано постоянное запоминающее устройство (ПЗУ). При это. информация Об уровне сигнала с выхода регистра 1 и результат анали.за с выхода 1-трггера 21 поступают на адресные нходь ПЗУ, Выборка информации из Г 13 У осуществляется по сигналу с выхода элемента 24 задержки, В ячейках ПЗУ хранится информация об уровне сигнала и результата анализа в коде, соответствующем применяемому 0 оку 151 дка 1.1 ким Образом, устройство позволяет распозапат, Отрицательные нанрякения, а также напряжения, превыаюие уроеь логической единицы на ходе 1, что важно при диагностике схем, питающихся от нескольких напряжений, Устройство производит сравнение состояния контролируемых точек Объекта с э г;1 с 1 ннм автоматически,что ускоряет работу О.Оратора.11 ормула изобретения1. Устройство для контроля логического состояния элементов цифровых объектов, содеркащее блок ндикации, источник поожтел ньх Опорых ней, соединенный первьм, вторым и третьим выходами с соответствующими входами переключения типа логики, первыйи второй выходы которого соединены со.ответственно с первыми входами первого и второго компараторов,соединенных 5вторыми входами с первыми выводамипервого и второго резисторов, второйвывод первого резистора соединен свходом устройства, содержащее такжеисточник отрицательных опорных уров Оней, соединенный первым выходом с первым входом третьего компаратора, соединенного вторым входом с первым выво.дом первого резистора, второй выходисточника отрицательных опорных уров 15ней соединен с вторым выводом второгорезистора, о т л и ч а ю щ е е с ятем, что, с целью расширения функциональных воэможностей устройства засчет обеспечения возможности выявления отрицательных уровней и уровней,превышающих уровень логической единицы на выходах цифровых объектов, и засчет обеспечения возможности автомати.ческого контроля выходных уровней сравнением с эталонными уровнями, в негодополнительно введены регистр, блокуправления и анализа, четвертый и пятый компараторы и задатчик пусковогосигнала, причем первый вход четверто- ЗОго компаратора соединен с четвертымвыходом источника положительных опорных уровней, первый вход пятого компаратора соединен с третьим выходомисточника отрицательных опорных уров-Зней, второй вход - с вторым входомчетвертого компаратора и с первым выводом первого резистора, выходы всехкомпараторов соединены с информационными входами регистра, соединенноговыходами с информационными входами б пока управления и анализа, а ус гановочным и синхрониэирующим входамисоответственно с установочным и синхрониэирующим выходами блока управления и анализа, соединенного управляющим входом с выходом задатчика пускового сигнала, а выходами - с входамиблока индикации,2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок управленияанализа содержит счетчик адреса,ход которого является управляющимвходом блока управления и анализа,который соединен с входом первогоэлемента задержки, выход которого является синхронизирующим выходом блока управления и анализа и соединен с управляющим входом блока посточнной памяти, соединенного адресными входами с выходами счетчика адреса, а выхо" дами - с соответствующими первыми входами элемента сравнения, соединенного вторыми входами с первыми входами преобразователя кодов, которые являются информационными входами блока управления и анализа, а также содержит второй элемент задержки, соединенный входом с выходом первого элемента задержки, выходом - с С-входом 0-триггера непосредственно, а через третий элемент задержки - с управляющим входом преобразователя кодов, соединенного выходами с выходами блока управления и анализа, а синхровходом - с выходом Р-триггера, соединенного П-входом с выходом элемента сравнения, а К-входом - с выходом формирователя сигнала сброса, который является установочным выходом блока управления и анализа, н с установочным входом счетчика адреса.1252793 г Составитель НГлавизни Техред И.Верес актор В,Нет ректор И.впуск Заказ Подписное итета СССР открытий13035 ая наб., д. 4 оизводственно-полиграфическое предприятие, г. Ужг Проектная,Рп 13 0 Тираж 671НИИПИ Государственного кпо делам изобретенийИосква, Ж, Рауш