Устройство преобразования однофазового логического сигнала в парафазный ток

Союз СьеетскиСоциалистическиРеспублик 1) 570 ОБРЕТЕ СВИДНЕЙЬСТВУ АВТОР СК(23) Приоритет Государственный комитеСовета Министров СССРио донам изооротонийн открытий) УСТРОЙСТВО ПРЕОБРАЗОВАНИЯОДНОФАЗНОГО ЛОГИЧЕСКОГО СИГНАЛАВ ПАРАфАЗНЫЙ ТОК2 оры которых очником пкжду собой лючень,ин амиттерзистора олее бли я устроиство, со ент 2 И И ЛИ, с ос терны х многоэм рых чер питания эцст олле Изобретение относится к импульсной гехИзвестно устройство для преобразования логических сигналов, состоящее из парафаэного передатчика, работающего от напряжений уровней транзисторно транзисторных логических схем (ТТЛ) н диодно-транзисторных логических схем (ДТЛ), и имеющее на вькоде ло. н"еские ключи, которые возбуждают двухпроводную линию связи. Прием сигнала О с этой линии осуществляется компаратором.Однако в атом устройстве преобразование однофазного сигнала в парафазный осуществляется путем включения дополнительного икзертирующего каскада, что приводит к 15 к увеличению задержки одного из фронтов сигнала относительно другого и может сформировать пожцьй сигнал на выходе компаратора. ким к предлагаемому являетдержашее логический алетояший из двух входныхтранзисторов, базы котооры соединены с источникомторы соединены с базами выходных транзисторов, коллечерез резисторы соединены стания, а амиттеры соединеныи через токсзадающий резисток источнику питания причемпервого чногоэчиттерного тра подключен к первому источнику входного сигнала, два других амиттера соединены меж. ду собой, с тремя амиттерами второго многоамиттерного транзистора и со вторым иоточннкоч входного сигнала.Целью изобретения является повы 1 цение быстродействия и почехоустойчивости.Это достигается тем, что в угтройство, содержащее логический элемент 2 И-ИЛИ, состоящий из двух входных многоамиттерцых транзисторов, базыкоторых через резисторы соединены с источником пигания, а коллекторы соединены с базами выходных транзисторов, коллекторы которых через резисторы соединены с источником питания, а амиттеры соединены между собой и через токозадаюший резистор подключены к источнику питания, причем один зчиттер первого многое ииттерного транзистораподключен к первому источнику вхе)дцэгэ сигнала, дво других эмиттера соэдцецы между собой, с тремя эмиттеромц второго м)еэгОэмцттерцэгэ т)ое)е)истое)о и се) Втэ)е;)м источником Вхэдцэго сиге)ало ВВедец диод э и дополнительный транзистор, база которого соединено с эмиттеэями Выхэдцых транзисторов логического алемецто 2 И-ИЛИ, эмиттер которого соединен с источником питания, а коллектор соединен с четвертым 10 змиттером второго многоамиттерцого транзистора непосредственно и через диод с чет вертым эмиттером первого многоэмиттерного транзистора.На чертеже приведена принципиальная е 5 электрическая схема предлагаемого устройстВаьУстройство содержит логический элемент 2 И-ИЛИ 1, состоя)ций из многоэмиттерцых транзисторов 2 и 3, эдноэмиттерных тран зисторов 4 и 5 и резисторов,6 и 7, токо- задающий резистор 8, диод 9, дополнительный транзистор 1 О, резисторы 11 и 12.На Входы 13 и 14 пэдаеотся Входные сигналы, 15 - нагрузка. 2,")Устройство работает следующеем образом, Если на входы 13 и 14 подать сигналы, уровни которых соответстау)от логической "1", то через резистор 6 течет тэк, насыщающий переход база-коллектор транзистора ЗО 2 и базовый переход транзистора 4, При этом и через резистор 11 течет выхэдной коллекторный ток и ток цепи змиттера транзистора 4, который создает падение напряжения ца резисторе 8. Приувепичениинопряже- В 5 ния на резисторе 8, величины превышающей пороговое напряжение перехода база-эмиттер транзистора 10, в его коллекторпой цепи, В цепях диода 9 и эмиттера транзистора 2 появляется ток, квторый снижает базовый ток транзистора 4, В результате этого кол лектэрнь)й ток транзистора 4 фиксируется науровнеЕ)бэтй )5где 3 к - ток коллектора;Мь - напряжение база-эмиттер;ее - Величина резистора;фт - фиксирующий ток,и Весьма незначительно завис)ет эт величины напряжения питания и сопротивления нагрузки, При етом транзистор 5 закрыт, таккок электрический потенциал на его базениже потенциала базы транзистора 3 но величину падения напряжения ца открытом 55диоде 9,При пода ее логического сигнала уровнемровным О на вход 13 через резистор 6,переход бо;-алттпр репи)стэро 2 прОтекоет тэк, цосе )ИЕеепп) Вхэдпэп т)ИЭ)стэ) 2, котэ- )е)Ее зяци 1)оет т)е)ц)истэ) 4 и диОд 9, пэ В атом случае Открывается троцзцстэ 1) 3) )иксопия кэе)дэктОЕ)цэгэ, тэка кэторогэопределяет ся оцолэгичцэ) укозаццэму вьпце.При подоО цо вход 14 сигнала, соответствующего логическе)му "О", транзисторы 2 и 3 закрыты независимо от цол)ечня сигналов на входе 13.В связи с тем, что транзисторы 4 и 5 работают так источник тока, их режимы не зависят от изменения электрического потецциала коллекторов в широких пределах, в результате чего сицфозная помеха, значительно превышающая выходное напряжение, не искажает информацию, а сочетание дифференциальной схемы включения транзисторов 4 и 5 с ненасьпценцым режимом работы и небольшим количеством актиьных элементов обеспечивает минимальное время задери.ки сигнала.Формула и з о б р е т е и и яУстройство преэбразовотеля однэфазногологического сигнала в порафазцый ток,содержащее логический алемент 2 И-ИЛИ,состоящий из двух Вхэдееых м)ЕОГОал)итте 3ных транзисторов, базы которых черезрезисторы соединены с первой шиной источником питания, а коллекторы соединены сбазами выходных транзистэров, коллекторыкоторых через резисторы соединены с первой шиной источника питания, а эмиттерысоединены между собой и через токэзадоющийрезистор подключены к второй щице источника питания, причем один эмиттер первогомногоэмиттерцого транзистора подкепочец кпервому источнику входного сигнала, двадругих эмиттера соединены между собой, стремя эмиттерами второго мнэгоэмиттереп.го транзистора и со вторым источцикомвходного сигнала, о т л и ч а .о щ е е с ятем чтос целью повышения быстродействия и помехоустойчивости, в пего введендиод и дополнительный транзистор, база которого соединено с амиттерами выходныхтранзисторов логического элемента 2 И-ИЛИ,эмиттер-с Второй шиной источника питания,а коллектор - с четвертым эммитерэм второгоиз упомянутых мцэгоэммитерных транзисторовнепосредственно и через диоп - с четвертымэммитером первого многоэммптерного транзистора,