Способ логического контроля правильности обращения к запоминающему устройству микропрограмм
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 147034
Авторы: Григорьян-Чтенц, Плотников
Текст
Класс 42 тп, 14,Л% 147034 СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУПодписная группа М 174 В, Н. Плотников и Л. Л, Григорьян-Чтенц СПОСОБ ЛОГИЧЕСКОГО КОНТРОЛЯ ПРАВИЛЬНОСТИ ОБРАЩЕНИЯ К ЗАПОМИНАЮЩЕМУ УСТРОЙСТВУ МИКРОПРОГРАММЗаявлено 10 мая 1961 г. за730009/26 в Комитет по делам изобретений и открытий прп Совете Министров СССРОпубликовано в Б 1 оллетене изобретений9 за 1962 г Известны способы логического контроля правильности обращения к запоминающему устройству микропрограмм,Предлагаемый способ отличается тем, что для упрощения контроля в запоминающем устройстве коммутируют дополнительную информацию в виде кода выполненной операции и номера исполняемой микро- команды и выбранный контрольный код сравнивают с кодом, записанным на адресном регистре.На чертеже показана функциональная схема блока микропрограмм для осуществления описываемого способа.Блок микропрограмм состоит из регистра 1, дешифратора 2, запоминающего устройства 3 и выходного узла 4. В конце каждой операции код следующей операции переписывается из соответствующих разрядов регистра 5 команд в часть А регистра 1. Часть Б этого регистра устанавливается на нуль.Выполнение операции (команды) начинается с того, что первьш импульс распределителя б импульсов поступает на дешифратор 2 и считывает информацию из ячейки запоминающего устройства 3, соответствующей коду, установленному в регистре 1.Считанная информация представляет собой комбинацию импульсов, необходимых для выполнения первого такта операции и поступающих через выходной узел 4 в блоки вычислительной машины (выход 7) в виде импульсов управления. Кроме того, из выбранной ячейки запоминающего устройства считываются импульсы б обратной связи, которые изменяют код в регистре 1 таким образом, чтобы следующий импульс распределителя б через дешифратор считал информацию, необходимую ,для выполнения второго такта выполняемой операции, В последнем такте каждой операции происходит перепись подготовленного заранее кода следующей операции из регистра 5 команд в регистр 1 А и установки на нуль регистра 1 Б.В каждую ячейку запоминающего устройства 3 записывается дог 47 Оз 4 полнительная информация, позволяющая проверить соответствие выбранной ячейки коду в регистре 5 А и правильность установки в регистре 1 адреса, предназначенного для выполнения следу 1 о 1 цего такта (следующей элементарной операции). Следовательно, в начале первого такта вместе с импульсами а управления из запоминающего устройн ства 3 выдается код адреса первой ячейки - импульсы в. Этот код сравнивается с кодом в регистре 5 посредством схемы 8 сравнения. Одновременно, выдается импульс г контроля нуля в регистре 1 Б (схема сравнения 9) .Г 1 ри несовпадении кодов вырабатывается сигнальный импульс (выход 10), например для останова машины. В середине первого такта выдаются импульсы б обратной связи, изменяющие код регистра 1 Б, подготовляя тем самым выполнение последующего такта, В конце такта выдаются импульсы д контроля, проверяющие изменился ли код в регистре 1 Б,Если импульсы б обратной связи не выполнили своей задачи и кол в регистре 1 Б остался без изменения, то вырабатывается сигнальный импульс в схеме 11 сравнения. В начале каждого последующего такта, относящегося к выполняемой операции, из ячейки запоминающего устройства выдаются импульсы е, проверяющие соответствует ли выбранная ячейка коду адреса, записанного в регистр 1 (схема сравнения 12), а в конце такта - импульсы д.Таким образом, предлагаемый способ дает возможность частично проконтролировать устройство управления сравнительно простыми средствами, что обусловливает полезность использования предложения.Предмет изобретенияСпособ логического контроля правильности обращения к запоминающему устройству микропрограмм, о т л и ч а ю щ и й с я тем, что, с целью упрощения контроля, в запоминающем устройстве коммутирукт дополнительную ннформацшо в виде кода выполненной операции и номера исполняемой микрокоманды и выбранный контрольный код сравнивают с кодом, записанным на адресном регистре.Составитель А. И. Хохлов Редактор Н. Л. Корченко Техред А. А. Камышннкова Корректор В. М. Андрианова Поди. к печ, 4 Л.62 г. Формат оум. 70 081 в Объем 0,18 изд. л. Зак. 4278 Тираж 700 Цена 4 коп. ЦБТИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Центр, М. Черкасский пер., д. 2/6.Типография ЦБТИ, Москва, Петровка, 14.
СмотретьЗаявка
730009, 10.05.1961
Григорьян-Чтенц Л. Л, Плотников В. Н
МПК / Метки
МПК: G06F 11/14
Метки: запоминающему, логического, микропрограмм, обращения, правильности, устройству
Опубликовано: 01.01.1962
Код ссылки
<a href="https://patents.su/2-147034-sposob-logicheskogo-kontrolya-pravilnosti-obrashheniya-k-zapominayushhemu-ustrojjstvu-mikroprogramm.html" target="_blank" rel="follow" title="База патентов СССР">Способ логического контроля правильности обращения к запоминающему устройству микропрограмм</a>
Предыдущий патент: Устройство для прошивки ферритовых матриц
Следующий патент: Электрическая модель для решения бигармонического уравнения типа д4ф(x, y) = f (x, y)
Случайный патент: Способ определения температурных напряжений в объектах